特許ウォッチ

公開番号2025106471
公報種別公開特許公報(A)
公開日2025-07-15
出願番号2025064349,2022169558
出願日2025-04-09,2022-10-24
発明の名称半導体基板内にゲルマニウム領域を配置した半導体装置
出願人台湾積體電路製造股ふん有限公司,Taiwan Semiconductor Manufacturing Company,Ltd.
代理人個人,個人,個人
主分類H10F 30/225 20250101AFI20250708BHJP()
要約【目的】半導体基板内にゲルマニウム領域を配置した半導体装置を提供する。
【解決手段】単一光子アバランシェ検出器(SPAD)デバイスは、上表面内に凹部を含
むシリコン基板を含む。p型領域は、凹部の下表面の下にあるシリコン基板内に配置され
る。n型アバランシェ領域は、p型領域の下にあるシリコン基板内に配置され、且つp-
n接合において、p型領域に接触する。ゲルマニウム領域は、p-n接合の上にある凹部
に配置される。
【選択図】図1
特許請求の範囲【請求項１】
上表面内に凹部を含むシリコン基板と、
前記凹部の下表面の下にある前記シリコン基板内に配置されたｐ型領域と、
前記ｐ型領域の下にある前記シリコン基板内に配置され、且つｐ－ｎ接合において、前
記ｐ型領域に接触するｎ型アバランシェ領域と、
前記ｐ－ｎ接合の上にある前記凹部に配置されたゲルマニウム領域と、
を含む単一光子アバランシェ検出器（ＳＰＡＤ）デバイス。
続きを表示（約 1,200 文字）【請求項２】
前記ゲルマニウム領域が、５６．６ｎｍ～５４．３ｎｍの間の範囲の格子定数を有する
Ｇｅ－Ｓｉ合金で構成されたＧｅ－Ｓｉ界面領域において、前記シリコン基板に接触し、
前記Ｇｅ－Ｓｉ界面領域が、前記ゲルマニウム領域の外側壁および下表面がそれぞれ前記
シリコン基板の内部側壁および凹んだ上表面に接触するところに定義された請求項１に記
載のＳＰＡＤデバイス。
【請求項３】
前記ｎ型アバランシェ領域の外辺縁から前記ゲルマニウム領域の外側壁を通り過ぎて横
方向に延伸するｎ型横方向接続領域と、
前記ｎ型横方向接続領域の外辺縁から前記シリコン基板の上表面に上向きに延伸するｎ
型垂直接続領域と、
をさらに含む請求項１に記載のＳＰＡＤデバイス。
【請求項４】
前記ｎ型アバランシェ領域、前記ｎ型横方向接続領域、および前記ｎ型垂直接続領域が
、前記ｐ型領域および前記ゲルマニウム領域を包み込むＵ形状断面輪郭を共同で形成する
請求項３に記載のＳＰＡＤデバイス。
【請求項５】
前記ｐ型領域の最上方と前記ゲルマニウム領域の下表面の間に固有のシリコン領域を配
置することをさらに含み、前記固有のシリコン領域が、前記ｐ－ｎ接合と前記ゲルマニウ
ム領域の間の距離全体を延長する電子チャネルとして機能するよう構成された請求項１に
記載のＳＰＡＤデバイス。
【請求項６】
前記シリコン基板内に配置され、且つ前記固有のシリコン領域を横方向に取り囲み、前
記シリコン基板における前記凹部の内部側壁および前記ゲルマニウム領域の外側壁に沿っ
て上向きに延伸するｐ型表面領域をさらに含む請求項５に記載のＳＰＡＤデバイス。
【請求項７】
前記ゲルマニウム領域が、
第１ｐ型ドーピング濃度を有する上部ゲルマニウム領域と、
第２ｐ型ドーピング濃度を有する下部ゲルマニウム領域と、
を含み、前記第２ｐ型ドーピング濃度が、前記第１ｐ型ドーピング濃度よりも低い請求
項１に記載のＳＰＡＤデバイス。
【請求項８】
前記ゲルマニウム領域の外側壁に沿って継続的に延伸し、且つ前記上部ゲルマニウム領
域および前記中間ゲルマニウム領域を横切る側壁ゲルマニウム領域をさらに含む請求項７
に記載のＳＰＡＤデバイス。
【請求項９】
前記ゲルマニウム領域の上表面の上にある前記凹部内に配置されたシリコンキャップを
さらに含む請求項１に記載のＳＰＡＤデバイス。
【請求項１０】
前記シリコンキャップの前記上表面が、前記シリコン基板の最上面と水平である請求項
９に記載のＳＰＡＤデバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【背景技術】
【０００１】
単一光子アバランシェダイオード（single-photon avalanche diode, SPAD）は、フォ
トダイオードおよびアバランシェフォトダイオード（avalanche photodiode, APD）と同
族の固体光検出器である。フォトダイオードおよびＡＰＤと同様に、ＳＰＡＤは、電磁ス
ペクトルの広い部分に沿って紫外線（ultraviolet, UV）から可視波長を介して赤外線（i
nfrared, IR）にガンマ、Ｘ線、ベータ、および／またはアルファ等の電離放射線で照ら
すことのできる半導体ｐ－ｎ接合を基礎にしたものである。操作中、光発生キャリアは、
デバイスの電場によって、バルク材料のイオン化エネルギーを克服するのに十分な運動エ
ネルギーまで加速され、バルク材料の原子から電子を叩き出す。電流キャリアの大きなア
バランシェが指数関数的に増え、わずか単一の光子開始キャリアからトリガすることがで
きる。ＳＰＡＤは、数えられる短時間のトリガパルスを提供する単一の光子を検出するこ
とができる。しかしながら、これらは、アバランシェが発生する速い速度のため、入射光
子の到着時間を得るためにも使用することができる。
続きを表示（約 3,700 文字）【発明の概要】
【発明が解決しようとする課題】
【０００２】
ゲルマニウム単一光子アバランシェダイオード（Germanium single-photon avalanche
diode, Ge-SPAD）は、目に安全な短波長赤外（short-wave infrared, SWIR）領域で操作
するためのＳＰＡＤの一種であるが、ゲルマニウム自体は、特に、室温またはそれ以上の
温度において、高い暗計数率（dark count rate, DCR）材料特性を有する。
【課題を解決するための手段】
【０００３】
本発明は、いくつかの実施形態において、シリコン基板、ｐ型領域、ｎ型アバランシェ
領域、およびゲルマニウム領域を含む単一光子アバランシェ検出器（ＳＰＡＤ）デバイス
を提供する。シリコン基板は、シリコン基板の上表面内に凹部を含む。ｐ型領域は、凹部
の下表面の下にあるシリコン基板内に配置される。ｎ型アバランシェ領域は、ｐ型領域の
下にあるシリコン基板内に配置され、且つｐ－ｎ接合において、ｐ型領域に接触する。ゲ
ルマニウム領域は、ｐ－ｎ接合の上にある凹部に配置される。
【０００４】
本発明は、また、いくつかの実施形態において、半導体基板、シリコン系増倍領域、ゲ
ルマニウム系吸収領域、および電子チャネルを含む半導体構造を提供する。シリコン系増
倍領域は、半導体基板内に提供される。ゲルマニウム系吸収領域は、半導体基板内に提供
され、且つゲルマニウム系吸収領域は、シリコン系増倍領域の上方に設置される。電子チ
ャネルは、シリコン系増倍領域とゲルマニウム系吸収領域の間にある。
【０００５】
本発明は、さらに、いくつかの実施形態において、方法を提供する。半導体基板を受け
取る。イオン注入を行って、半導体基板の上表面の下に横方向接続領域を形成する。別の
イオン注入を行って、垂直接続領域を形成し、垂直接続領域と横方向接続領域が互いに接
触して、ガードリングを形成する。半導体基板の上表面内に凹部を形成し、凹部は、ガー
ドリングにより横方向に取り囲まれ、且つ半導体基板の凹んだ上表面および半導体基板の
内部側壁により定義される。凹部にゲルマニウム領域を形成する。
【発明の効果】
【０００６】
本発明の様々な実施形態は、商業的価値の使用のために埋め込まれた分離吸収および増
倍（separate absorption and multiplication, SAM）構造を使用される。
【図面の簡単な説明】
【０００７】
添付図面は、本発明の原理がさらに理解されるために含まれており、本明細書に組み込
まれ、且つその一部を構成するものである。図面は、本発明の実施形態を例示しており、
説明とともに、本発明の原理を説明する役割を果たしている。
【０００８】
図１は、シリコン基板に埋め込まれたゲルマニウム領域を含むＳＰＡＤデバイスを有する集積チップのいくつかの実施形態の断面図である。
図２は、シリコン基板に埋め込まれたゲルマニウム領域を含むＳＰＡＤデバイスを有する集積チップのいくつかの実施形態の断面図である。
図３Ａは、シリコン基板に埋め込まれたゲルマニウム領域を含むＳＰＡＤデバイスを有する集積チップのいくつかの実施形態の断面図である。図３Ｂは、図３Ａと一致するＳＰＡＤデバイスのいくつかの実施形態のバンドギャップ図である。
図４は、シリコン基板に埋め込まれたゲルマニウム領域をそれぞれ含む複数のＳＰＡＤデバイスを有する集積チップのいくつかの実施形態の断面図である。
図５は、シリコン基板に埋め込まれたゲルマニウム領域をそれぞれ含む複数のＳＰＡＤデバイスを有する集積チップのいくつかの実施形態の断面図である。
いくつかの実施形態に係る製造フローを示したものである。
いくつかの実施形態に係る製造フローを示したものである。
いくつかの実施形態に係る製造フローを示したものである。
いくつかの実施形態に係る製造フローを示したものである。
いくつかの実施形態に係る製造フローを示したものである。
いくつかの実施形態に係る製造フローを示したものである。
いくつかの実施形態に係る製造フローを示したものである。
いくつかの実施形態に係る製造フローを示したものである。
いくつかの実施形態に係る製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
別の実施形態に係る別の製造フローを示したものである。
いくつかの実施形態に係る製造フローのフローチャートである。
【発明を実施するための形態】
【０００９】
以下の開示は、提供される主題の異なる特徴を実施するための多くの異なる実施形態ま
たは例を提供する。本開示を単純化するために、構成要素および配置の具体例を以下に記
載する。これらはもちろん単なる例であり、限定することを意図しない。例えば、以下の
説明における第１の特徴の上または第２の特徴の上への形成は、第１および第２の特徴が
直接接触するように形成される実施形態を含み、また、第１と第２の特徴は直接接触せず
に、追加の特徴が第１の特徴と第２の特徴との間に形成されるような実施形態も含み得る
。さらに、本開示は、様々な例において参照番号および／または文字を繰り返すことがあ
る。この繰り返しは、単純さと明瞭さの目的のためであって、それ自体は、議論された様
々な実施形態間および／または構成間の関係を指示するものではない。
【００１０】
図１は、いくつかの実施形態に係る単一光子アバランシェ検出器（ＳＰＡＤ）デバイス
１００を示したものである。ＳＰＡＤデバイス１００は、上表面１０２ｕ内に凹部１０４
を含むシリコン基板１０２を含む。ｐ型領域１０６は、凹部１０４の最下方の下にあるシ
リコン基板内に配置される。ｎ型アバランシェ領域１０８は、ｐ型領域１０６の下にある
シリコン基板１０２内に配置され、且つシリコン基板１０２内のフォトダイオードに対応
するｐ－ｎ接合１１０において、ｐ型領域１０６に接触する。ゲルマニウム領域１１２は
、凹部１０４内に配置される。ゲルマニウム領域１１２の上表面は、シリコン基板１０２
の上表面１０２ｕの下にある深さ（ｄ）に存在してもよく（１１２ｕｂを参照）、基板の
上表面１０２ｕと水平であってもよく（１１２ｕｌを参照）、基板の上表面１０２ｕの上
にある高さ（ｈ）に存在してもよい。いくつかの実施形態において、ｐ型領域１０６の最
上方とゲルマニウム領域１１２の底面の間に固有のシリコン領域１１８を配置してもよい
。固有のシリコン領域１１８は、ｐ－ｎ接合１１０とゲルマニウム領域１１２の間の電子
チャネルとして動作するよう構成される。バイアス回路１５０は、ｐ－ｎ接合１１０にバ
イアスを印加して、雪崩降伏電圧よりも大きい電圧をＳＰＡＤデバイス１００に印加する
よう構成され、また、アバランシェが発生した後にＳＰＡＤデバイス１００を抑制するよ
う構成される。バイアス回路１５０は、シリコン基板１０２の上または中に配置された、
あるいは別の基板内に配置されたトランジスタ、および／または別の能動素子または受動
素子を使用して実施することができる。
（【００１１】以降は省略されています）

関連特許