特許ウォッチ

公開番号2025106147
公報種別公開特許公報(A)
公開日2025-07-14
出願番号2024062029
出願日2024-04-08
発明の名称回路基板及びこれを含む半導体パッケージ
出願人エルジーイノテックカンパニーリミテッド
代理人個人,個人,個人,個人,個人,個人,個人,個人,個人,個人,個人,個人,個人,個人
主分類H01L 23/12 20060101AFI20250707BHJP(基本的電気素子)
要約【課題】デフラックスのための溶液の浸透空間を確保する回路基板及びこれを含む半導体パッケージを提供する。
【解決手段】実施例に係る回路基板は、垂直方向に沿って積層された複数の絶縁層111～114を有するビルドアップ絶縁層110を含むビルドアップ構造体100と、ビルドアップ構造体上に配置された保護層140と、保護層上に配置され、互いに離隔した複数の絶縁部材160と、を含む。
【選択図】図1b
特許請求の範囲【請求項１】
垂直方向に沿って積層された複数の絶縁層を含むビルドアップ構造体と、
前記ビルドアップ構造体上に配置された保護層と、
前記保護層上に配置され、互いに離隔した複数の絶縁部材と、を含む、回路基板。
続きを表示（約 720 文字）【請求項２】
前記複数の絶縁部材は、前記保護層と同じ物質で備えられた、請求項１に記載の回路基板。
【請求項３】
前記複数の絶縁部材のそれぞれの垂直方向への厚さは、前記保護層の垂直方向の厚さより大きい、請求項２に記載の回路基板。
【請求項４】
前記複数の絶縁部材のそれぞれの垂直方向の厚さは、前記保護層の垂直方向の厚さの１.２倍～５倍の間である、請求項３に記載の回路基板。
【請求項５】
前記ビルドアップ構造体は、上面に配置されたパッド部を含み、
前記複数の絶縁部材は、前記保護層上で前記パッド部の周辺領域に互いに離隔して配置された、請求項１～４のいずれか一項に記載の回路基板。
【請求項６】
前記保護層は、前記パッド部を前記保護層から露出する貫通ホールを備え、
前記複数の絶縁部材は、前記貫通ホールの周辺領域に互いに離隔して配置された、請求項５に記載の回路基板。
【請求項７】
前記複数の絶縁部材のそれぞれは、前記保護層の貫通ホールと前記垂直方向に沿ってずれた、請求項６に記載の回路基板。
【請求項８】
前記複数の絶縁部材のそれぞれは、前記保護層の貫通ホールから水平方向に沿って所定距離離隔した、請求項７に記載の回路基板。
【請求項９】
前記所定距離は、前記保護層の垂直方向への厚さより大きい、請求項８に記載の回路基板。
【請求項１０】
前記所定距離は、前記複数の絶縁部材のそれぞれの垂直方向への厚さより小さい、請求項９に記載の回路基板。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施例は、回路基板に関するものとして、特に電気的信頼性が改善された回路基板及びこれを含む半導体パッケージに関するものである。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
電気/電子製品の高性能化が進むにつれて、限定された大きさの半導体パッケージ基板により多い半導体素子を配置するための技術が提案及び研究されている。ただし、一般的な半導体パッケージは、１つの半導体素子が搭載されることを基本とするので、所望の性能を得るのに限界がある。
【０００３】
これにより、最近では、複数の基板を利用して多数の半導体素子を配置した半導体パッケージが提供されている。このような半導体パッケージは、複数の半導体素子が基板上で相互水平方向及び/または垂直方向に連結される構造を有する。これにより、前記半導体パッケージは、半導体素子の実装面積を効率的に使用し、半導体素子の間の短い信号伝送パスにより高速信号の伝送が可能な長所がある。
【０００４】
また、IoT(Internet of Things)を提供する製品、自動運転車及び高性能サーバー等に適用される半導体パッケージは、高集積化傾向により半導体素子の個数及び/またはそれぞれの半導体素子が大きくなったり、半導体素子の機能的な部分が分割されて半導体チップレット(Chiplet)としてその概念が拡張されている。
【０００５】
一方、回路基板に実装される半導体素子及び/または半導体チップレット(Chiplet)の個数及び/または種類等が多様化されることにより、半導体素子及び/または半導体チップレット(Chiplet)は多様な方法で回路基板に実装されている。一例として、相対的に微細な電極を有する半導体素子は、マイクロボールのような接続部材を利用して回路基板に実装され、相対的に大きい電極を有する半導体素子は、ソルダーペーストのような接続部材を利用して回路基板に実装される。
【０００６】
この時、ソルダーペーストのような接続部材を利用して半導体素子を実装する場合、回路基板に備えられたパッド上にソルダーペーストを塗布した後にリフロー工程を行うことができる。この時、ソルダーペーストにはフラックスが備えられ、リフロー工程を行う過程で上述したフラックスがパッドの周囲に流動し得る。フラックスの流動は、回路基板が表面を汚染させたり、互いに隣接したパッドを電気的に連結する電気的短絡問題を引き起こすことがある。よって、リフロー工程を行った以後には上述したフラックスを除去するためのデフラックス工程を行っている。
【０００７】
この時、最近の半導体パッケージの厚さが減少しているので、回路基板に備えられたパッドと半導体素子の電極の間の垂直方向への距離も減少する。上述した垂直方向への距離が減少する場合、デフラックス工程のための溶液が回路基板と半導体素子の間の空間に充分に浸透できず、これによりフラックスが完全に除去されないことによる電気的信頼性及び/または機械的信頼性問題が発生し得る。
【０００８】
この時、上述した問題は、パッドと半導体素子の端子の間の垂直方向の距離を増加させて、デフラックス工程のための溶液が充分に浸透するようにすることで解決することができる。ただし、１つの回路基板には上述したようにソルダーペーストを利用した半導体素子とともにマイクロボールを利用した半導体素子も実装される。そして、上述したデフラックス溶液の浸透性を改善するためにパッドと半導体素子の端子の間の垂直方向を増加させる場合、マイクロボールの大きさ(例えば、水平方向への幅及び垂直方向への厚さ)が大きくなり、これにより回路基板に備えられたパッドのピッチも増加する。この場合、回路基板の面積が増加して半導体パッケージを小型化し難くなるか、制限された空間内に半導体素子の電極と連結されるパッドを全部配置し難くなる。
【０００９】
よって、回路基板に備えられたパッドの微細ピッチを具現するとともに、ソルダーペーストのような接続部材が配置される場合におけるパッドと半導体素子の間の垂直方向への距離を一定レベル以上増加させることができる方案が要求される。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
実施例は、新しい構造の回路基板及びこれを含む半導体パッケージを提供する。
（【００１１】以降は省略されています）

関連特許