特許ウォッチ

公開番号2025088272
公報種別公開特許公報(A)
公開日2025-06-11
出願番号2023202869
出願日2023-11-30
発明の名称積層セラミック電子部品
出願人太陽誘電株式会社
代理人個人
主分類H01G 4/30 20060101AFI20250604BHJP(基本的電気素子)
要約【課題】構造欠陥の発生を抑制することができる積層セラミック電子部品を提供する。
【解決手段】積層セラミック電子部品は、複数の誘電体層と、前記複数の誘電体層を介して設けられ、互いに対向する2端面に交互に引き出された複数の内部電極層と、を有する素体と、前記複数の内部電極層が対向する第1方向と、前記2端面が対向する第2方向とに直交する第3方向において前記素体を挟む1対のサイドマージンと、を備え、前記サイドマージンは、前記複数の内部電極層のうち互いに隣接する2層の内部電極層のうち、一方の前記内部電極層の前記第3方向の端部に接する部分から他方の前記内部電極層の前記第3方向の端部に接する部分にかけて設けられた第1領域と、前記第1領域よりも前記第3方向の外側に設けられかつ前記第1領域の平均グレイン径よりも大きい平均グレイン径を有する第2領域と、を備える。
【選択図】図6

特許請求の範囲【請求項１】
複数の誘電体層と、前記複数の誘電体層を介して設けられ、互いに対向する２端面に交互に引き出された複数の内部電極層と、を有する素体と、
前記複数の内部電極層が対向する第１方向と、前記２端面が対向する第２方向とに直交する第３方向において前記素体を挟む１対のサイドマージンと、を備え、
前記サイドマージンは、前記複数の内部電極層のうち互いに隣接する２層の内部電極層のうち、一方の前記内部電極層の前記第３方向の端部に接する部分から他方の前記内部電極層の前記第３方向の端部に接する部分にかけて設けられた第１領域と、前記第１領域よりも前記第３方向の外側に設けられかつ前記第１領域の平均グレイン径よりも大きい平均グレイン径を有する第２領域と、を備える、積層セラミック電子部品。
続きを表示（約 860 文字）【請求項２】
前記第１領域は、前記複数の内部電極層のうち前記第１方向の一方の最外側の前記内部電極層から他方の最外側の前記内部電極層にわたって設けられている、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１領域における平均グレイン径は、５０ｎｍ以下である、請求項１に記載の積層セラミック電子部品。
【請求項４】
前記第１領域における平均グレイン径は、１０ｎｍ以上である、請求項１に記載の積層セラミック電子部品。
【請求項５】
前記第２領域における平均グレイン径は、１００ｎｍ以上である、請求項１に記載の積層セラミック電子部品。
【請求項６】
前記第２領域における平均グレイン径は、５００ｎｍ以下である、請求項１に記載の積層セラミック電子部品。
【請求項７】
前記第１領域における平均グレイン径は、前記第２領域における平均グレイン径の０．５倍以下である、請求項１に記載の積層セラミック電子部品。
【請求項８】
前記第１領域における平均グレイン径は、前記第２領域における平均グレイン径の０．１倍以上である、請求項１に記載の積層セラミック電子部品。
【請求項９】
前記第１領域における平均グレイン径は、前記誘電体層のける平均グレイン径よりも小さい、請求項１に記載の積層セラミック電子部品。
【請求項１０】
前記素体の前記第２方向の両端に設けられた１対の外部電極を備え、
前記複数の内部電極層は、前記１対の外部電極に交互に接続され、
いずれかの前記内部電極層の前記第２方向の端から、接続されていない前記外部電極までの領域において、前記いずれかの内部電極層に接して設けられた第３領域と、前記第３領域よりも前記第２方向の外側に設けられかつ前記第３領域の平均グレイン径よりも大きい平均グレイン径を有する第４領域と、を備える、請求項１に記載の積層セラミック電子部品。

発明の詳細な説明【技術分野】
【０００１】
本発明は、積層セラミック電子部品に関する。
続きを表示（約 1,100 文字）【背景技術】
【０００２】
携帯電話を代表とする高周波通信用システムなどにおいて、積層セラミックコンデンサ（ＭＬＣＣ：Multi-Layer ceramic capacitor）などの積層セラミック電子部品が用いられている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－３５８５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
誘電体層に電圧を印加すると電歪現象（逆圧電現象）が生じる。電歪現象は、電界の印加方向の膨張によって機械的変位が生じる現象である。電歪現象が生じると、機械的強度の低い領域でクラックなどの構造欠陥が発生する可能性がある。構造欠陥が発生することで、破壊電圧や耐電圧の低下を招いてしまうという問題がある。
【０００５】
本発明は、上記課題に鑑みなされたものであり、構造欠陥の発生を抑制することができる積層セラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る積層セラミック電子部品は、複数の誘電体層と、前記複数の誘電体層を介して設けられ、互いに対向する２端面に交互に引き出された複数の内部電極層と、を有する素体と、前記複数の内部電極層が対向する第１方向と、前記２端面が対向する第２方向とに直交する第３方向において前記素体を挟む１対のサイドマージンと、を備え、前記サイドマージンは、前記複数の内部電極層のうち互いに隣接する２層の内部電極層のうち、一方の前記内部電極層の前記第３方向の端部に接する部分から他方の前記内部電極層の前記第３方向の端部に接する部分にかけて設けられた第１領域と、前記第１領域よりも前記第３方向の外側に設けられかつ前記第１領域の平均グレイン径よりも大きい平均グレイン径を有する第２領域と、を備える。
【０００７】
上記積層セラミック電子部品において、前記第１領域は、前記複数の内部電極層のうち前記第１方向の一方の最外側の前記内部電極層から他方の最外側の前記内部電極層にわたって設けられていてもよい。
【０００８】
上記積層セラミック電子部品において、前記第１領域における平均グレイン径は、５０ｎｍ以下であってもよい。
【０００９】
上記積層セラミック電子部品において、前記第１領域における平均グレイン径は、１０ｎｍ以上であってもよい。
【００１０】
上記積層セラミック電子部品において、前記第２領域における平均グレイン径は、１００ｎｍ以上であってもよい。
（【００１１】以降は省略されています）

関連特許