特許ウォッチ

公開番号2025029545
公報種別公開特許公報(A)
公開日2025-03-06
出願番号2023134294
出願日2023-08-21
発明の名称モジュール端子設計プログラム、モジュール端子設計方法、および情報処理装置
出願人富士通株式会社
代理人個人
主分類G06F 30/32 20200101AFI20250227BHJP(計算;計数)
要約【課題】モジュール端子を含む回路を設計し易くすること。
【解決手段】情報処理装置101は、対象マクロ103について、設計対象回路102の電源構造に応じて配置可能な配置位置ごとに仮マクロを作成する。情報処理装置101は、作成した仮マクロ間の共通パターンを抽出する。情報処理装置101は、配置位置ごとに、仮マクロのうち共通パターンとの差分を表す差分パターンを抽出する。情報処理装置101は、対象マクロ103と対応付けて、共通パターンと、配置位置ごとの差分パターンとをライブラリ110に登録する。情報処理装置101は、設計対象回路102の物理設計時に、対象マクロ103をいずれかの配置位置に配置する際に、ライブラリ110を参照して、共通パターンと、当該いずれかの配置位置に対応する差分パターンとに基づいて、対象マクロ103内の持ち上げ対象端子に対するモジュール端子を作成する。
【選択図】図1
特許請求の範囲【請求項１】
設計対象回路に配置される多層構造の対象マクロについて、前記設計対象回路の電源構造に応じて配置可能な複数の配置位置に含まれる配置位置ごとに、前記対象マクロ内の各層の端子の配置パターンを表す仮マクロを作成し、
作成した前記仮マクロ同士の配置パターンを比較した結果に基づいて、前記仮マクロ間で共通する部分を表す共通パターンを抽出し、
前記配置位置ごとに、作成した前記仮マクロのうち、抽出した前記共通パターンとの差分を表す差分パターンを抽出し、
前記対象マクロと対応付けて、前記共通パターンと、抽出した前記配置位置ごとの前記差分パターンとをライブラリに登録し、
前記設計対象回路の物理設計時に、前記対象マクロを前記複数の配置位置のいずれかの配置位置に配置する際に、前記ライブラリを参照して、前記共通パターンと、前記いずれかの配置位置に対応する差分パターンとに基づいて、前記対象マクロ内の持ち上げ対象端子に対するモジュール端子を作成する、
処理をコンピュータに実行させることを特徴とするモジュール端子設計プログラム。
続きを表示（約 1,800 文字）【請求項２】
前記対象マクロに適用可能な複数の用途のそれぞれの用途と前記複数の配置位置のそれぞれの配置位置との組合せごとに、前記仮マクロを作成し、
作成した前記仮マクロ同士の配置パターンを比較した結果に基づいて、前記仮マクロ間で共通する部分を表す共通パターンを抽出し、
前記組合せごとに、作成した前記仮マクロのうち、抽出した前記共通パターンとの差分を表す差分パターンを抽出し、
前記対象マクロと対応付けて、前記共通パターンと、抽出した前記組合せごとの前記差分パターンとをライブラリに登録し、
前記複数の用途のいずれかの用途で前記対象マクロを前記複数の配置位置のいずれかの配置位置に配置する際に、前記ライブラリを参照して、前記共通パターンと、前記いずれかの用途と前記いずれかの配置位置との組合せに対応する差分パターンとに基づいて、前記モジュール端子を作成する、
処理を前記コンピュータに実行させることを特徴とする請求項１に記載のモジュール端子設計プログラム。
【請求項３】
前記対象マクロに適用可能な外部接続用の複数の配線層のそれぞれの配線層と前記複数の配置位置のそれぞれの配置位置との組合せごとに、前記仮マクロを作成し、
作成した前記仮マクロ同士の配置パターンを比較した結果に基づいて、前記仮マクロ間で共通する部分を表す共通パターンを抽出し、
前記組合せごとに、作成した前記仮マクロのうち、抽出した前記共通パターンとの差分を表す差分パターンを抽出し、
前記対象マクロと対応付けて、前記共通パターンと、抽出した前記組合せごとの前記差分パターンとをライブラリに登録し、
前記複数の配線層のいずれかの配線層で前記対象マクロを前記複数の配置位置のいずれかの配置位置に配置する際に、前記ライブラリを参照して、前記共通パターンと、前記いずれかの配線層と前記いずれかの配置位置との組合せに対応する差分パターンとに基づいて、前記モジュール端子を作成する、
ことを特徴とする請求項１または２に記載のモジュール端子設計プログラム。
【請求項４】
設計対象回路に配置される多層構造の対象マクロについて、前記設計対象回路の電源構造に応じて配置可能な複数の配置位置に含まれる配置位置ごとに、前記対象マクロ内の各層の端子の配置パターンを表す仮マクロを作成し、
作成した前記仮マクロ同士の配置パターンを比較した結果に基づいて、前記仮マクロ間で共通する部分を表す共通パターンを抽出し、
前記配置位置ごとに、作成した前記仮マクロのうち、抽出した前記共通パターンとの差分を表す差分パターンを抽出し、
前記対象マクロと対応付けて、前記共通パターンと、抽出した前記配置位置ごとの前記差分パターンとをライブラリに登録し、
前記設計対象回路の物理設計時に、前記対象マクロを前記複数の配置位置のいずれかの配置位置に配置する際に、前記ライブラリを参照して、前記共通パターンと、前記いずれかの配置位置に対応する差分パターンとに基づいて、前記対象マクロ内の持ち上げ対象端子に対するモジュール端子を作成する、
処理をコンピュータが実行することを特徴とするモジュール端子設計方法。
【請求項５】
設計対象回路に配置される多層構造の対象マクロについて、前記設計対象回路の電源構造に応じて配置可能な複数の配置位置に含まれる配置位置ごとに、前記対象マクロ内の各層の端子の配置パターンを表す仮マクロを作成し、
作成した前記仮マクロ同士の配置パターンを比較した結果に基づいて、前記仮マクロ間で共通する部分を表す共通パターンを抽出し、
前記配置位置ごとに、作成した前記仮マクロのうち、抽出した前記共通パターンとの差分を表す差分パターンを抽出し、
前記対象マクロと対応付けて、前記共通パターンと、抽出した前記配置位置ごとの前記差分パターンとをライブラリに登録し、
前記設計対象回路の物理設計時に、前記対象マクロを前記複数の配置位置のいずれかの配置位置に配置する際に、前記ライブラリを参照して、前記共通パターンと、前記いずれかの配置位置に対応する差分パターンとに基づいて、前記対象マクロ内の持ち上げ対象端子に対するモジュール端子を作成する、
制御部を有することを特徴とする情報処理装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、モジュール端子設計プログラム、モジュール端子設計方法、および情報処理装置に関する。
続きを表示（約 3,400 文字）【背景技術】
【０００２】
近年、ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）設計において、回路の大規模化に伴って階層設計が行われることが多い。階層設計は、機能単位で階層を分けて設計する手法である。階層設計を行う場合には、階層間接続用のＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）端子であるモジュール端子が配置される。
【０００３】
先行技術としては、例えば、端子層が最下層にあり配線層が４層を超える半導体集積装置について、配線長の長い配線から順に上の配線層に割り付けたり、配線長の短い配線から順に下の配線層に割り付けたりする配線方法がある。
【先行技術文献】
【特許文献】
【０００４】
特開平４－１４２０６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術では、ＬＳＩなどの階層設計を行うにあたり、階層間接続用のモジュール端子を含む回路の設計を行うことが難しい。
【０００６】
一つの側面では、本発明は、モジュール端子を含む回路を設計し易くすることを目的とする。
【課題を解決するための手段】
【０００７】
１つの実施態様では、設計対象回路に配置される多層構造の対象マクロについて、前記設計対象回路の電源構造に応じて配置可能な複数の配置位置に含まれる配置位置ごとに、前記対象マクロ内の各層の端子の配置パターンを表す仮マクロを作成し、作成した前記仮マクロ同士の配置パターンを比較した結果に基づいて、前記仮マクロ間で共通する部分を表す共通パターンを抽出し、前記配置位置ごとに、作成した前記仮マクロのうち、抽出した前記共通パターンとの差分を表す差分パターンを抽出し、前記対象マクロと対応付けて、前記共通パターンと、抽出した前記配置位置ごとの前記差分パターンとをライブラリに登録し、前記設計対象回路の物理設計時に、前記対象マクロを前記複数の配置位置のいずれかの配置位置に配置する際に、前記ライブラリを参照して、前記共通パターンと、前記いずれかの配置位置に対応する差分パターンとに基づいて、前記対象マクロ内の持ち上げ対象端子に対するモジュール端子を作成する、モジュール端子設計プログラムが提供される。
【発明の効果】
【０００８】
本発明の一側面によれば、モジュール端子を含む回路を設計し易くすることができるという効果を奏する。
【図面の簡単な説明】
【０００９】
図１は、実施の形態にかかるモジュール端子設計方法の一実施例を示す説明図である。
図２は、階層化設計の一例を示す説明図である。
図３は、論理的な階層間の接続例を示す説明図である。
図４は、物理的な階層間の接続例を示す説明図である。
図５は、配置位置に応じたマクロの一例を示す説明図である。
図６は、設計支援システム６００のシステム構成例を示す説明図である。
図７は、設計支援サーバ６０１のハードウェア構成例を示すブロック図である。
図８は、設計支援サーバ６０１の機能的構成例を示すブロック図である。
図９Ａは、マクロライブラリ６２０の登録例を示す説明図（その１）である。
図９Ｂは、マクロライブラリ６２０の登録例を示す説明図（その２）である。
図１０は、モジュール端子生成ライブラリのフォーマット例を示す説明図である。
図１１Ａは、モジュール端子生成情報の具体例を示す説明図（その１）である。
図１１Ｂは、モジュール端子生成情報の具体例を示す説明図（その２）である。
図１１Ｃは、モジュール端子生成情報の具体例を示す説明図（その３）である。
図１２Ａは、モジュール端子の作成例を示す説明図（その１）である。
図１２Ｂは、モジュール端子の作成例を示す説明図（その２）である。
図１３は、設計支援サーバ６０１のライブラリ作成処理手順の一例を示すフローチャートである。
図１４Ａは、マクロ共通層抽出処理の具体的処理手順の一例を示すフローチャート（その１）である。
図１４Ｂは、マクロ共通層抽出処理の具体的処理手順の一例を示すフローチャート（その２）である。
図１５は、差分ライブラリ作成処理の具体的処理手順の一例を示すフローチャートである。
図１６Ａは、設計支援サーバ６０１のモジュール端子持ち上げ処理手順の一例を示すフローチャート（その１）である。
図１６Ｂは、設計支援サーバ６０１のモジュール端子持ち上げ処理手順の一例を示すフローチャート（その２）である。
図１７は、モジュール端子作成処理の具体的処理手順の一例を示すフローチャートである。
図１８は、設計支援サーバ６０１のモジュール端子持ち上げ処理手順（会話型エディタ）の一例を示すフローチャートである。
図１９Ａは、実施例１にかかるマクロ共通層抽出処理の具体的処理手順の一例を示すフローチャート（その１）である。
図１９Ｂは、実施例１にかかるマクロ共通層抽出処理の具体的処理手順の一例を示すフローチャート（その２）である。
図２０は、実施例１にかかる差分ライブラリ作成処理の具体的処理手順の一例を示すフローチャートである。
図２１は、制御ファイルの具体例を示す説明図である。
図２２は、制御ファイル雛形の一例を示す説明図である。
図２３は、設計支援サーバ６０１の制御ファイル雛形作成処理手順の一例を示すフローチャートである。
図２４Ａは、制御ファイルの作成にかかる操作画面の一例を示す説明図（その１）である。
図２４Ｂは、制御ファイルの作成にかかる操作画面の一例を示す説明図（その２）である。
図２５Ａは、実施例２にかかるモジュール端子持ち上げ処理手順の一例を示すフローチャート（その１）である。
図２５Ｂは、実施例２にかかるモジュール端子持ち上げ処理手順の一例を示すフローチャート（その２）である。
図２６Ａは、実施例２にかかるモジュール端子持ち上げ処理手順（会話型エディタ）の一例を示すフローチャート（その１）である。
図２６Ｂは、実施例２にかかるモジュール端子持ち上げ処理手順（会話型エディタ）の一例を示すフローチャート（その２）である。
図２７Ａは、制御ファイルの入力にかかる操作画面の一例を示す説明図（その１）である。
図２７Ｂは、制御ファイルの入力にかかる操作画面の一例を示す説明図（その２）である。
図２８Ａは、実施例３にかかるモジュール端子チェック処理手順の一例を示すフローチャート（その１）である。
図２８Ｂは、実施例３にかかるモジュール端子チェック処理手順の一例を示すフローチャート（その２）である。
図２９は、チェック処理の具体的処理手順の一例を示すフローチャートである。
図３０Ａは、用途情報取得処理の具体的処理手順の一例を示すフローチャート（その１）である。
図３０Ｂは、用途情報取得処理の具体的処理手順の一例を示すフローチャート（その２）である。
図３１は、チェック結果の具体例を示す説明図である。
図３２は、モジュール端子チェックにかかる操作画面の一例を示す説明図である。
図３３は、実施例３にかかるエラー箇所修正処理手順の一例を示すフローチャートである。
図３４は、エラー箇所の修正にかかる操作画面の一例を示す説明図である。
図３５は、未配置箇所の修正にかかる操作画面の一例を示す説明図である。
【発明を実施するための形態】
【００１０】
以下に図面を参照して、本発明にかかるモジュール端子設計プログラム、モジュール端子設計方法、および情報処理装置の実施の形態を詳細に説明する。
（【００１１】以降は省略されています）

関連特許