特許ウォッチ

公開番号2025011363
公報種別公開特許公報(A)
公開日2025-01-24
出願番号2023113416
出願日2023-07-11
発明の名称情報処理プログラム、情報処理方法、及び情報処理装置
出願人富士通株式会社
代理人弁理士法人真田特許事務所,個人
主分類G06F 12/0806 20160101AFI20250117BHJP(計算;計数)
要約【課題】階層型メモリを利用するアプリケーションの性能低下を抑制する。
【解決手段】第1メモリと第1メモリに接続されたプロセッサとを備えるコンピュータが、第1メモリと、複数のコンピュータ間で共有される記憶領域を含む第2メモリとに複数のアプリケーションがアクセスするための、アプリケーションごとに生成されるアドレス変換情報を、各アプリケーションがアクセスするデータの一部を記憶するキャッシュメモリに格納し、アプリケーションごとに、キャッシュメモリでのデータのヒット率と、アクセスされるデータの連続ページ数とを監視し、ヒット率が低いアプリケーションほど当該アプリケーションに対応するアドレス変換情報のデータサイズを減少させる第1処理を行ない、連続ページ数が少ないアプリケーションほど当該アプリケーションに対応するアドレス変換情報のデータサイズを増加させる第2処理を行なう。
【選択図】図13
特許請求の範囲【請求項１】
第１メモリと前記第１メモリに接続されたプロセッサとを備えるコンピュータに、
前記第１メモリと、複数の前記コンピュータ間で共有される記憶領域を含む第２メモリとに複数のアプリケーションがアクセスするためのアドレス変換情報であって、前記アプリケーションごとに生成される前記アドレス変換情報を、前記複数のアプリケーションがアクセスするデータの一部を記憶するキャッシュメモリに格納し、
前記アプリケーションごとに、前記キャッシュメモリでのデータのヒット率と、アクセスされるデータの連続ページ数とを監視し、
複数の前記アプリケーションのうちの、前記ヒット率が低いアプリケーションほど当該アプリケーションに対応するアドレス変換情報のデータサイズを減少させる第１処理を行ない、
前記複数のアプリケーションのうちの、前記連続ページ数が少ないアプリケーションほど当該アプリケーションに対応するアドレス変換情報のデータサイズを増加させる第２処理を行なう、
処理を実行させる、情報処理プログラム。
続きを表示（約 1,600 文字）【請求項２】
前記第１処理は、前記ヒット率が第１閾値以下である第１アプリケーションに対応する第１アドレス変換情報の管理粒度を増加させることで前記データサイズを減少させる処理を含む、
請求項１に記載の情報処理プログラム。
【請求項３】
前記第２処理は、前記ヒット率が前記第１閾値よりも大きく、且つ、前記連続ページ数が第２閾値以下である第２アプリケーションに対応する第２アドレス変換情報の管理粒度を減少させることで前記データサイズを増加させる処理を含む、
請求項２に記載の情報処理プログラム。
【請求項４】
前記第２処理は、
第１データサイズの第１データを前記キャッシュメモリに格納し、
前記第１データを前記キャッシュメモリに格納してから所定期間における前記第２アプリケーションの前記ヒット率が前記第１閾値よりも大きい場合に、前記第１データを前記キャッシュメモリから削除するとともに、前記第２アドレス変換情報のデータサイズを前記第１データサイズだけ増加させる、処理を含む、
請求項３に記載の情報処理プログラム。
【請求項５】
前記第２メモリは、前記プロセッサが実行するオペレーティングシステムにより管理されないメモリである、
請求項１～請求項４のいずれか１項に記載の情報処理プログラム。
【請求項６】
前記第２メモリは、ＣＸＬ（Compute Express Link）に準拠した共有メモリであり、
前記プロセッサと前記第２メモリとは、ＣＸＬスイッチを介して接続される、
請求項１～請求項４のいずれか１項に記載の情報処理プログラム。
【請求項７】
第１メモリと前記第１メモリに接続されたプロセッサとを備えるコンピュータが、
前記第１メモリと、複数の前記コンピュータ間で共有される記憶領域を含む第２メモリとに複数のアプリケーションがアクセスするためのアドレス変換情報であって、前記アプリケーションごとに生成される前記アドレス変換情報を、前記複数のアプリケーションがアクセスするデータの一部を記憶するキャッシュメモリに格納し、
前記アプリケーションごとに、前記キャッシュメモリでのデータのヒット率と、アクセスされるデータの連続ページ数とを監視し、
複数の前記アプリケーションのうちの、前記ヒット率が低いアプリケーションほど当該アプリケーションに対応するアドレス変換情報のデータサイズを減少させる第１処理を行ない、
前記複数のアプリケーションのうちの、前記連続ページ数が少ないアプリケーションほど当該アプリケーションに対応するアドレス変換情報のデータサイズを増加させる第２処理を行なう、
処理を実行する、情報処理方法。
【請求項８】
第１メモリと、
前記第１メモリに接続されたプロセッサと、を備え、
前記プロセッサが、
前記第１メモリと、複数の前記コンピュータ間で共有される記憶領域を含む第２メモリとに複数のアプリケーションがアクセスするためのアドレス変換情報であって、前記アプリケーションごとに生成される前記アドレス変換情報を、前記複数のアプリケーションがアクセスするデータの一部を記憶するキャッシュメモリに格納し、
前記アプリケーションごとに、前記キャッシュメモリでのデータのヒット率と、アクセスされるデータの連続ページ数とを監視し、
複数の前記アプリケーションのうちの、前記ヒット率が低いアプリケーションほど当該アプリケーションに対応するアドレス変換情報のデータサイズを減少させる第１処理を行ない、
前記複数のアプリケーションのうちの、前記連続ページ数が少ないアプリケーションほど当該アプリケーションに対応するアドレス変換情報のデータサイズを増加させる第２処理を行なう、
情報処理装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、情報処理プログラム、情報処理方法、及び情報処理装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
相互に通信可能に接続された複数のコンピュータと、複数のコンピュータ間で共有される記憶領域を含む共有メモリとを備えるシステムが知られている。当該システムでは、各コンピュータにおいて実行されるアプリケーションにより、各コンピュータが備えるローカルメモリと、共有メモリとを組み合わせた階層型メモリ（ヘテロメモリと称されてもよい）が利用されることがある。
【先行技術文献】
【特許文献】
【０００３】
特開平６－１２４２３７号公報
特開２００９－１６３４５０号公報
米国特許出願公開第２００４／０２２１０９０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
共有メモリは、コンピュータのＯＳ（Operating System）レベルではなく、ユーザレベル、例えばアプリケーションレベルで管理されることがある。この場合、階層型メモリの階層制御を行なうために、ＯＳに依存しない管理手法が採用されることになる。
【０００５】
例えば、アプリケーションにより用いられる仮想アドレスをローカルメモリ及び共有メモリのアドレスに変換するための管理テーブルをローカルメモリに格納しておき、アプリケーションが管理テーブルを参照して階層型メモリにアクセスする手法が考えられる。当該手法では、アプリケーションによる階層型メモリへのアクセスの都度、管理テーブルが参照されるため、アプリケーションによる階層型メモリへのアクセスには、ローカルメモリへのアクセスのレイテンシが加算されることになる。
【０００６】
ローカルメモリへのアクセスのレイテンシは、例えば５０～１００ｎｓ（ナノ秒）程度である。一方、共有メモリへのアクセスのレイテンシは、例えばＮＵＭＡ（Non-Uniform Memory Access）型のシステムにおけるリモートメモリへのアクセスのレイテンシ（１００～２００ｎｓ）＋α程度である。このため、ローカルメモリに格納された変換情報へのアクセスペナルティが、階層型メモリへのアクセスのレイテンシに対して無視できず、アプリケーションの性能の低下を引き起こす可能性がある。
【０００７】
１つの側面では、本発明は、階層型メモリを利用するアプリケーションの性能低下を抑制することを目的の１つとする。
【課題を解決するための手段】
【０００８】
１つの側面では、情報処理プログラムは、第１メモリと前記第１メモリに接続されたプロセッサとを備えるコンピュータに、以下の処理を実行させてよい。前記処理は、前記第１メモリと、複数の前記コンピュータ間で共有される記憶領域を含む第２メモリとに複数のアプリケーションがアクセスするためのアドレス変換情報であって、前記アプリケーションごとに生成される前記アドレス変換情報を、前記複数のアプリケーションがアクセスするデータの一部を記憶するキャッシュメモリに格納してよい。また、前記処理は、前記アプリケーションごとに、前記キャッシュメモリでのデータのヒット率と、アクセスされるデータの連続ページ数とを監視してよい。さらに、前記処理は、複数の前記アプリケーションのうちの、前記ヒット率が低いアプリケーションほど当該アプリケーションに対応するアドレス変換情報のデータサイズを減少させる第１処理を行なってよい。また、前記処理は、前記複数のアプリケーションのうちの、前記連続ページ数が少ないアプリケーションほど当該アプリケーションに対応するアドレス変換情報のデータサイズを増加させる第２処理を行なってよい。
【発明の効果】
【０００９】
１つの側面では、本発明は、階層型メモリを利用するアプリケーションの性能低下を抑制することができる。
【図面の簡単な説明】
【００１０】
一実施形態に係るシステムの構成例を示すブロック図である。
一実施形態に係るノードのハードウェア構成例を示すブロック図である。
一実施形態に係るシステムを説明するための比較例を示す図である。
アドレス管理テーブルの一例を示す図である。
メモリ確保の処理例を示す図である。
一実施形態に係るノードのソフトウェア構成例を示すブロック図である。
メモリ管理ライブラリによる処理の一例を説明するための図である。
アプリ監視用テーブルの一例を示す図である。
テーブルサイズ変更部の処理の一例を説明するための図である。
一実施形態に係るシステムのアプリケーションの開始時の処理の動作例を説明するフローチャートである。
一実施形態に係るシステムのアプリケーションの動作時の処理の動作例を説明するフローチャートである。
一実施形態に係るシステムのアプリケーションの終了時の処理の動作例を説明するフローチャートである。
一実施形態に係るテーブルサイズ変更部によるテーブルサイズ変更処理の動作例を説明するフローチャートである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許