特許ウォッチ

公開番号2025094856
公報種別公開特許公報(A)
公開日2025-06-25
出願番号2023210650
出願日2023-12-13
発明の名称トレンチゲートタイプIGBTおよびその駆動方法
出願人ウィルセミコンダクター (シャンハイ) カンパニーリミテッド
代理人弁理士法人YKI国際特許事務所
主分類H10D 30/66 20250101AFI20250618BHJP()
要約【課題】適切な短絡耐量を有し、ターンオフ損失、導通損失を低減する。
【解決手段】トレンチゲートタイプIGBTは、半導体基板と、前記半導体基板の表面から裏面側に向けて伸び、電圧が印加されることで周辺に形成されるチャネル領域に流れる電流を制御する複数のトレンチタイプゲートを含み、前記トレンチタイプゲートに印加する電圧によってエミッタ、コレクタ間の電流を制御する。前記複数のトレンチタイプゲートは、オン時間が比較的長い、1つ以上のメインゲートと、オン時間が比較的短く、前記メインゲートがオンした後にオンし、前記メインゲートがオフする前にオフする、1つ以上のコントロールゲートと、を含む。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板の表面から裏面側に向けて伸び、電圧が印加されることで周辺に形成されるチャネル領域に流れる電流を制御する複数のトレンチタイプのゲートを含み、前記トレンチタイプのゲートに印加する電圧によってエミッタ、コレクタ間の電流を制御するトレンチゲートタイプＩＧＢＴであって、
前記複数のトレンチタイプのゲートは、
オン時間が比較的長い、１つ以上のメインゲートと、
オン時間が比較的短く、前記メインゲートがオンした後にオンし、前記メインゲートがオフする前にオフする、１つ以上のコントロールゲートと、
を含む、
トレンチゲートタイプＩＧＢＴ。
続きを表示（約 2,000 文字）【請求項２】
請求項１に記載のトレンチゲートタイプＩＧＢＴであって、
前記１つ以上のメインゲートは、２つ以上であり、
２つの前記メインゲートの間に前記１以上のコントロールゲートが配置されている、
トレンチゲートタイプＩＧＢＴ。
【請求項３】
請求項１に記載のトレンチゲートタイプＩＧＢＴであって、
前記１つ以上のコントロールゲートは、２つ以上であり、
２つのメインゲートの間に２つ以上のコントロールゲートが配置されている、
トレンチゲートタイプＩＧＢＴ。
【請求項４】
半導体基板と、
前記半導体基板の表面上に形成されたエミッタパッドと、
前記半導体基板の裏面上に形成されたコレクタパッドと、
前記コレクタパッドの上の前記半導体基板の裏面側に形成されたＰタイプのＰコレクタ層と、
前記半導体基板中の前記Ｐコレクタ層の上に位置するＮタイプのＮドリフト層と、
前記Ｎドリフト層の上に形成され、前記Ｎドリフト層より不純物濃度が高いＮタイプのキャリアストア層と、
前記半導体基板の前記キャリアストア層の表面側に形成されたＰタイプのＰボディー層と、
前記半導体基板の表面側からメサセクションを介在させて離散的に形成され、裏面側に向けて前記Ｎドリフト層まで伸びるトレンチタイプの複数のメインゲートであって、内部に絶縁膜を介し形成されたゲート領域を有する複数のメインゲートと、
前記半導体基板の表面側からメサセクションを介在させて離散的に形成された、裏面側に向けて前記Ｎドリフト層まで伸びるトレンチタイプのコントロールゲートであって、内部に絶縁膜を介し形成されたゲート領域を有するコントロールゲートと、
前記半導体基板の表面上に形成され、前記メインゲートに接続されたメインゲートパッドと、
前記半導体基板の表面上に形成され、前記コントロールゲートに接続されたコントロールゲートパッドと、
を含み、
前記メインゲートのオン時間は、前記コントロールゲートのオン時間に比べ長く、前記コントロールゲートは、前記メインゲートがオンした後にオンし、前記メインゲートがオフした後にオフする、
トレンチゲートタイプＩＧＢＴ。
【請求項５】
請求項４に記載のトレンチゲートタイプＩＧＢＴであって、
前記１つ以上のメインゲートは、２つ以上であり、
２つの前記メインゲートの間に前記１以上のコントロールゲートが配置されている、
トレンチゲートタイプＩＧＢＴ。
【請求項６】
請求項４に記載のトレンチゲートタイプＩＧＢＴであって、
前記１つ以上のコントロールゲートは、２つ以上であり、
２つのメインゲートの間に２つ以上のコントロールゲートが配置されている、
トレンチゲートタイプＩＧＢＴ。
【請求項７】
請求項４に記載のトレンチゲートタイプＩＧＢＴであって、
前記キャリアストア層の不純物濃度は、３Ｅ
１７
～２Ｅ
１８
（ａｔｏｍｓ／ｃｍ
２
）である、
トレンチゲートタイプＩＧＢＴ。
【請求項８】
半導体基板と、
前記半導体基板の表面から裏面側に向けて伸び、電圧が印加されることで周辺に形成されるチャネル領域に電流を流す複数のトレンチタイプのゲートを含む、トレンチゲートタイプＩＧＢＴの駆動方法であって、
前記複数のトレンチタイプのゲートの中の少なくとも１つはメインゲートであって、前記メインゲートを比較的長い時間オンし
前記複数のトレンチタイプのゲートの中の少なくとも１つはコントロールゲートであって、前記コントロールゲートを、前記メインゲートをオンした後にオンし、前記メインゲートがオフする前にオフする、
トレンチゲートタイプＩＧＢＴの駆動方法。
【請求項９】
請求項８に記載のトレンチゲートタイプＩＧＢＴの駆動方法であって、
前記１つ以上のメインゲートは、２つ以上であり、
２つの前記メインゲートの間に前記１以上のコントロールゲートが配置されている、
トレンチゲートタイプＩＧＢＴの駆動方法。
【請求項１０】
請求項８に記載のトレンチゲートタイプＩＧＢＴの駆動方法であって、
前記１つ以上のコントロールゲートは、２つ以上であり、
２つのメインゲートの間に２つ以上のコントロールゲートが配置されている、
トレンチゲートタイプＩＧＢＴの駆動方法。

発明の詳細な説明【技術分野】
【０００１】
従来、大電力のモータを駆動する回路のスイッチング素子として、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）が広く利用されている。
続きを表示（約 2,300 文字）【０００２】
例えば、特許文献１には、トレンチゲートタイプのＩＧＢＴにおいて、ＩＧＢＴのチャネルの下側にキャリア（例えば、ホール）を蓄積するキャリアストア（ＣＳ：ＣａｒｒｉｅｒＳｔｏｒｅ）層を設けることが示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００５－３４７２８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、キャリアストア層を設けると、ＩＧＢＴのオン時の電圧降下（コレクタ・エミッタ間電圧Ｖｃｅ）を低減することができる。すなわち、ＩＧＢＴのオン抵抗による電圧降下を低減して、オン時のエネルギーロスを小さくできる。しかしながら、キャリアストア層にキャリアを過度に蓄積すると飽和電流が増大し短絡耐量が劣化する。また、ＩＧＢＴのターンオフ（オンからオフへの切り替え）時には、残留するキャリアの影響で、ターンオフに要する時間が長くなって、エネルギー消費（ターンオフ時損失）が大きくなる。
【課題を解決するための手段】
【０００５】
本開示に係るトレンチゲートタイプＩＧＢＴは、
半導体基板と、
前記半導体基板の表面から裏面側に向けて伸び、電圧が印加されることで周辺に形成されるチャネル領域に流れる電流を制御する複数のトレンチタイプのゲートを含み、前記トレンチタイプのゲートに印加する電圧によってエミッタ、コレクタ間の電流を制御するトレンチゲートタイプＩＧＢＴであって、
前記複数のトレンチのタイプゲートは、
オン時間が比較的長い、１つ以上のメインゲートと、
オン時間が比較的短く、前記メインゲートがオンした後にオンし、前記メインゲートがオフする前にオフする、１つ以上のコントロールゲートと、
を含む。
【発明の効果】
【０００６】
本開示に係るトレンチゲートタイプＩＧＢＴによれば、メインゲートがオンした後にコントロールゲートをオンするため、メインゲートのみオンする時間がある。メインゲートのみオンしている時間の飽和電流を小さくできるため、キャリアストア層の濃度を上げても短絡耐量を所定のものに維持できる。また、コントロールゲートがオフした後にメインゲートをオフすることで、メインゲートのみオンしている時間にキャリアを減少させることができ、ターンオフ時損失を低減することができる。また、キャリアストア層の濃度を上げた事で、ＩＧＢＴのオン時の電圧降下も低減する事ができる。ただし、短絡耐量と耐圧の観点から、キャリアストア層の不純物濃度は、３Ｅ
１７
～２Ｅ
１８
（ａｔｏｍｓ／ｃｍ
２
）の間が望ましい。
【図面の簡単な説明】
【０００７】
実施形態に係るトレンチゲートタイプＩＧＢＴの構成を模式的に示す断面図である。
ＩＧＢＴのコレクタ・エミッタ間電圧Ｖｃｅ、コレクタ電流Ｉｃ、メインゲート１２０ＭＧの電圧Ｖｍｇ、コントロールゲート１２０ＣＧの電圧Ｖｃｇの状態を示す図である。
キャリアストア（ＣＳ）層のキャリアの添加量（ａｔｏｍｓ／ｃｍ
２
）と、飽和電流Ｉｓａｔ（Ａ／ｃｍ
２
）の関係を示す図である。
キャリアストア（ＣＳ）層のキャリアの添加量（ａｔｏｍｓ／ｃｍ
２
）と、コレクタ・エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）（Ｖ）の関係を示す図である。
キャリアストア（ＣＳ）層のキャリアの添加量（ａｔｏｍｓ／ｃｍ
２
）と、ターンオフ時損失（ｍＪ）の関係を示す図である。
コレクタ・エミッタ間飽和電圧（Ｖｃｅ（ｓａｔ））と、コレクタ電流Ｉｃの関係を示す図である。
ＩＧＢＴのメタル配線層（単層）の一例を示す平面図である。この例では、ＩＧＢＴは、正方形の平面形状を有する。
図７におけるＡ部の拡大模式図である。
図８ＡのＡ－Ａ’断面図である。
図８ＡのＢ－Ｂ’断面図である。
ＩＧＢＴのメタル配線層（単層）の他の例を示す平面図である。
図９のＢ部の拡大模式図である。
ＩＧＢＴのメタル配線層（２層）の一例を示す平面図である。
図１１のＣ部の拡大模式図である。
図１２ＡにおけるＡ－Ａ’断面である。
実施形態に係るトレンチゲートタイプＩＧＢＴの他の構成を模式的に示す断面図である。
制御部の一例を示す図である。
制御部の動作を示すタイミングチャートである。
実施形態に係るＩＧＢＴの製造工程を示す図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら、本開示の実施形態について以下に説明する。なお、以下の実施形態は本開示を限定するものではなく、また複数の例示を選択的に組み合わせてなる構成も本開示に含まれる。
【０００９】
「ＩＧＢＴの構成」
図１は、実施形態に係るトレンチゲートタイプＩＧＢＴの構成を模式的に示す断面図である。
【００１０】
半導体基板１００の表面上には、層間絶縁膜１０２が形成される。この層間絶縁膜１０２上には、メタル配線層が設けられ、必要な電気的接続が行われる。図１においては、メタル配線としてエミッタパッド１０４を示している。
（【００１１】以降は省略されています）

関連特許