特許ウォッチ

公開番号2024167333
公報種別公開特許公報(A)
公開日2024-12-03
出願番号2024147395,2023081049
出願日2024-08-29,2011-12-20
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 41/70 20230101AFI20241126BHJP()
要約【課題】消費電力を抑えることができる信号処理回路を提供する。
【解決手段】記憶素子に電源電圧が供給されない間は、揮発性のメモリに相当する第1の
記憶回路に記憶されていたデータを、第2の記憶回路に設けられた第1の容量素子によっ
て保持する。酸化物半導体層にチャネルが形成されるトランジスタを用いることによって
、第1の容量素子に保持された信号は長期間にわたり保たれる。こうして、記憶素子は電
源電圧の供給が停止した間も記憶内容(データ)を保持することが可能である。また、第
1の容量素子によって保持された信号を、第2のトランジスタの状態(オン状態、または
オフ状態)に変換して、第2の記憶回路から読み出すため、元の信号を正確に読み出すこ
とが可能である。
【選択図】図1
特許請求の範囲【請求項１】
第１の記憶回路と、第２の記憶回路と、第１のスイッチと、第２のスイッチと、第３のスイッチと、を有し、
前記第１の記憶回路は、電源電圧が供給されている期間のみデータを保持し、
前記第２の記憶回路は、第１の容量素子と、第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタは、チャネルが酸化物半導体層に形成されるトランジスタであり、
前記第１のトランジスタのソースとドレインの一方は、前記第１の容量素子の一対の電極のうちの一方、及び前記第２のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースとドレインの一方は、第１の電源線に電気的に接続され、他方は、前記第１のスイッチの第１の端子と電気的に接続され、
前記第１のスイッチの第２の端子は前記第２のスイッチの第１の端子と電気的に接続され、
前記第２のスイッチの第２の端子は第２の電源線と電気的に接続され、
前記第１のトランジスタのゲートには、第１の制御信号が入力され、
前記第１のスイッチ及び前記第２のスイッチは、前記第１の制御信号とは異なる第２の制御信号によって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となり、
前記第３のスイッチは、前記第１の制御信号及び前記第２の制御信号とは異なる第３の制御信号によって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、
前記第１のトランジスタのソースとドレインの他方には、前記第１の記憶回路に保持されたデータに対応する信号が入力され、
前記第１のスイッチの第２の端子から出力される信号、またはその反転信号が、第１の端子と第２の端子間が導通状態となった前記第３のスイッチを介して前記第１の記憶回路に入力されることを特徴とする記憶装置。

発明の詳細な説明【技術分野】
【０００１】
電源を切っても記憶している論理状態が消えない不揮発性の記憶装置、及びそれを用い
た信号処理回路に関する。また、当該記憶装置及び当該信号処理回路の駆動方法に関する
。更に当該信号処理回路を用いた電子機器に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
中央演算処理装置（ＣＰＵ：ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）など
の信号処理回路は、その用途によって多種多様な構成を有しているが、一般的に、データ
やプログラムを記憶するためのメインメモリの他に、レジスタ、キャッシュメモリなど、
各種の記憶装置が設けられている。レジスタは、演算処理やプログラムの実行状態の保持
などのために一時的にデータを保持する役割を担っている。また、キャッシュメモリは、
演算回路とメインメモリの間に介在し、低速なメインメモリへのアクセスを減らして演算
処理を高速化させることを目的として設けられている。
【０００３】
レジスタやキャッシュメモリ等の記憶装置は、メインメモリよりも高速でデータの書き
込みを行う必要がある。よって、通常は、レジスタとしてフリップフロップが、キャッシ
ュメモリとしてＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）
等が用いられる。つまり、これらのレジスタ、キャッシュメモリ等には、電源電位の供給
が途絶えるとデータを消失してしまう揮発性の記憶装置が用いられている。
【０００４】
消費電力を抑えるため、データの入出力が行われない期間において信号処理回路への電
源電圧の供給を一時的に停止するという方法が提案されている。その方法では、レジスタ
、キャッシュメモリ等の揮発性の記憶装置の周辺に不揮発性の記憶装置を配置し、上記デ
ータをその不揮発性の記憶装置に一時的に記憶させる。こうして、信号処理回路において
電源電位の供給を停止する間も、レジスタ、キャッシュメモリ等はデータを保持する（例
えば、特許文献１参照）。
【０００５】
また、信号処理回路において長時間の電源電圧の供給停止を行う際には、電源電圧の供
給停止の前に、揮発性の記憶装置内のデータをハードディスク、フラッシュメモリ等の外
部記憶装置に移すことで、データの消失を防ぐこともできる。
【先行技術文献】
【特許文献】
【０００６】
特開平１０－０７８８３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
信号処理回路において電源電圧の供給を停止する間、揮発性の記憶装置の周辺に配置し
た不揮発性の記憶装置へ揮発性の記憶装置のデータを記憶させる方法では、これらの不揮
発性の記憶装置として主に磁気素子や強誘電体が用いられているため、信号処理回路の作
製工程が複雑である。
【０００８】
また、信号処理回路において電源電圧の供給を停止する間、外部記憶装置に揮発性の記
憶装置のデータを記憶させる方法では、外部記憶装置から揮発性の記憶装置にデータを戻
すのには時間を要する。よって、外部記憶装置によるデータのバックアップは、消費電力
の低減を目的とした短時間の電源停止には適さない。
【０００９】
上述の課題に鑑み、本発明は、複雑な作製工程を必要とせず、消費電力を抑えることが
できる信号処理回路、当該信号処理回路の駆動方法の提供を目的の一つとする。特に、短
時間の電源停止により消費電力を抑えることができる信号処理回路、当該信号処理回路の
駆動方法の提供を目的の一つとする。
【課題を解決するための手段】
【００１０】
（記憶素子の構成の一態様）
本発明の記憶素子の構成の一態様は、以下のとおりである。
（【００１１】以降は省略されています）

関連特許