特許ウォッチ

公開番号2024078426
公報種別公開特許公報(A)
公開日2024-06-10
出願番号2023196441
出願日2023-11-20
発明の名称貫通ビアを有する半導体装置
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H01L 21/3205 20060101AFI20240603BHJP(基本的電気素子)
要約【課題】貫通ビアと貫通ビアに連結されたビア連結パッドとの間の抵抗を減らす半導体装置を提供する。
【解決手段】本発明の半導体装置は、半導体基板と、半導体基板上に形成された集積回路層と、半導体基板及び集積回路層の上部に順次に形成された第1～第n金属配線層(nは、正の整数、以下同じ)と、第1～第n金属配線層を連結する複数個の配線ビアと、第1～第n金属配線層のうちのいずれか1つのビア連結パッドから半導体基板に向かって垂直方向に延びると共に半導体基板を貫通する貫通ビアと、を備え、ビア連結パッドは、貫通ビアの上面に全体として形成されたキャッピング型のビア連結パッドである。
【選択図】図1

特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板上に形成された集積回路層と、
前記半導体基板及び前記集積回路層の上部に順次に形成された第１～第ｎ金属配線層（ｎは、正の整数、以下同じ）と、
前記第１～第ｎ金属配線層を連結する複数個の配線ビアと、
前記第１～第ｎ金属配線層のうちのいずれか１つのビア連結パッドから前記半導体基板に向かって垂直方向に延びると共に前記半導体基板を貫通する貫通ビアと、を備え、
前記ビア連結パッドは、前記貫通ビアの上面に全体として形成されたキャッピング型のビア連結パッドであることを特徴とする半導体装置。
続きを表示（約 2,100 文字）【請求項２】
前記ビア連結パッドは、前記貫通ビアの上面に全体として形成された第１キャッピング型ビア連結パッド、及び前記第１キャッピング型ビア連結パッド上に全体として形成された第２キャッピング型ビア連結パッドで構成され、
前記第１キャッピング型ビア連結パッド及び前記第２キャッピング型ビア連結パッドは、一体に構成されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１キャッピング型ビア連結パッドの幅は、前記貫通ビアの幅よりも大きく、
前記第２キャッピング型ビア連結パッドの幅は、断面視において前記第１キャッピング型ビア連結パッドの幅よりも大きいことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記ビア連結パッドは、平面視において前記貫通ビアの上面に全体として形成されると共に前記貫通ビアを取り囲む八角状の第１キャッピング型ビア連結パッド、及び第１キャッピング型ビア連結パッドの上面に全体として形成されると共に平面視において前記第１キャッピング型ビア連結パッドを取り囲む八角状の第２キャッピング型ビア連結パッドで構成されることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記ビア連結パッドは、前記第１～第ｎ金属配線層のうち、前記第２キャッピング型ビア連結パッドと同一水平レベルの前記第ｎ金属配線層を更に含むことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記第１～第ｎ金属配線層のうち、前記ビア連結パッドの周囲には、前記ビア連結パッドと同一水平レベルの前記第ｎ金属配線層が配置され、
前記第ｎ金属配線層は、平面視においてメッシュ（ｍｅｓｈ）パターンで構成されることを特徴とする請求項１に記載の半導体装置。
【請求項７】
第１面及び前記第１面とは反対の第２面を有する半導体基板と、
前記半導体基板の第１面に形成された集積回路層を含むフロントエンドレベル層と、
前記フロントエンドレベル層上の前記集積回路層に順次且つ電気的に連結される第１～第ｎ金属配線層（ｎは、正の整数、以下同じ）及び前記第１～第ｎ金属配線層を連結する複数個の配線ビアを含むバックエンドレベル層と、
前記第１～第ｎ金属配線層のうちのいずれか１つのビア連結パッドから前記半導体基板に向かって垂直方向に延びると共に前記バックエンドレベル層、前記フロントエンドレベル層、並びに前記半導体基板の第１面及び第２面をいずれも貫通する貫通ビアと、を備え、
前記ビア連結パッドは、前記貫通ビアの上面に全体として形成された第１キャッピング型ビア連結パッド、及び前記第１キャッピング型ビア連結パッド上に全体として形成されて断面視において前記第１キャッピング型ビア連結パッドよりも広い幅の第２キャッピング型ビア連結パッドで構成されることを特徴とする半導体装置。
【請求項８】
前記第１キャッピング型ビア連結パッドは、平面視において前記貫通ビアの上面に全体として形成されると共に前記貫通ビアを取り囲む八角状からなり、
前記第２キャッピング型ビア連結パッドは、前記第１キャッピング型ビア連結パッドの上面に全体として形成されると共に平面視において前記第１キャッピング型ビア連結パッドを取り囲む八角状からなることを特徴とする請求項７に記載の半導体装置。
【請求項９】
半導体基板と、
前記半導体基板上に形成された集積回路層、前記集積回路層を絶縁する層間絶縁層、及び前記層間絶縁層内に前記集積回路層に電気的に連結されるコンタクトプラグ及び電極層を含むフロントエンドレベル層と、
前記フロントエンドレベル層上の前記コンタクトプラグ及び電極層に電気的に連結される第１～第ｎ金属配線層（ｎは、正の整数、以下同じ）、前記第１～第ｎ金属配線層の間を絶縁する配線絶縁層、及び前記配線絶縁層内に前記第１～第ｎ金属配線層の間を連結する配線ビアを含むバックエンドレベル層と、
前記第１～第ｎ金属配線層のうちのいずれか１つのビア連結パッドから前記半導体基板に向かって垂直方向に延びると共に前記配線絶縁層、前記層間絶縁層、及び前記半導体基板をいずれも貫通する貫通ビアと、を備え、
前記ビア連結パッドは、前記貫通ビアの上面を全体としてカバーしながら平面視において八角状からなる第１キャッピング型ビア連結パッド、及び前記第１キャッピング型ビア連結パッド上に全体として配置されると共に平面視において前記第１キャッピング型ビア連結パッドを取り囲む八角状の第２キャッピング型ビア連結パッドで構成されることを特徴とする半導体装置。
【請求項１０】
前記第１～第ｎ金属配線層のうち、前記第２キャッピング型ビア連結パッドの周囲には、前記第２キャッピング型ビア連結パッドと同一水平レベルの前記第ｎ金属配線層が配置され、
前記第ｎ金属配線層は、平面視においてメッシュパターンで構成されることを特徴とする請求項９に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置（ｓｅｍｉｃｏｎｄｕｃｔｏｒｄｅｖｉｃｅ）に係り、より詳細には、貫通ビア（ｔｈｒｏｕｇｈｖｉａｓｔｒｕｃｔｕｒｅ）を有する半導体装置に関する。
続きを表示（約 2,800 文字）【背景技術】
【０００２】
電子装置が処理しなければならないデータの量が増加することにより高容量及び高帯域幅の半導体装置が要求される。このために、半導体装置に微細な穴を開けて形成される貫通ビア（ｔｈｒｏｕｇｈｖｉａ）、例えば貫通シリコンビア（ＴＳＶ：Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ－Ｖｉａ）を貫通電極として用いる技術が提案されている。貫通ビアを電極として用いる場合、貫通ビアと貫通ビアに連結されたビア連結パッド（又は、金属配線層）との間の抵抗を減らす必要がある。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－１９６１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、貫通ビアと貫通ビアに連結されたビア連結パッド（又は、金属配線層）との間の抵抗を減らす半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を解決するためになされた本発明の一態様による半導体装置は、半導体基板と、前記半導体基板上に形成された集積回路層と、前記半導体基板及び前記集積回路層の上部に順次に形成された第１～第ｎ金属配線層（ｎは、正の整数、以下同じ）と、前記第１～第ｎ金属配線層を連結する複数個の配線ビアと、前記第１～第ｎ金属配線層のうちのいずれか１つのビア連結パッドから前記半導体基板に向かって垂直方向に延びると共に前記半導体基板を貫通する貫通ビアと、を備え、前記ビア連結パッドは、前記貫通ビアの上面に全体として形成されたキャッピング型のビア連結パッドである。
【０００６】
上記目的を解決するためになされた本発明の他の態様による半導体装置は、第１面及び前記第１面とは反対の第２面を有する半導体基板と、前記半導体基板の第１面に形成された集積回路層を含むフロントエンドレベル層と、前記フロントエンドレベル層上の前記集積回路層に順次且つ電気的に連結される第１～第ｎ金属配線層（ｎは、正の整数、以下同じ）、及び前記第１～第ｎ金属配線層を連結する複数個の配線ビアを含むバックエンドレベル層と、前記第１～第ｎ金属配線層のうちのいずれか１つのビア連結パッドから前記半導体基板に向かって垂直方向に延びると共に前記バックエンドレベル層、前記フロントエンドレベル層、並びに前記半導体基板の第１面及び第２面をいずれも貫通する貫通ビアと、を備え、前記ビア連結パッドは、前記貫通ビアの上面に全体として形成された第１キャッピング型ビア連結パッド、及び前記第１キャッピング型ビア連結パッド上に全体として形成されて断面視において前記第１キャッピング型ビア連結パッドよりも広い幅の第２キャッピング型ビア連結パッドで構成される。
【０００７】
上記目的を解決するためになされた本発明の更に他の態様による半導体装置は、半導体基板と、前記半導体基板上に形成された集積回路層、前記集積回路層を絶縁する層間絶縁層、及び前記層間絶縁層内に前記集積回路層に電気的に連結されるコンタクトプラグ及び電極層を含むフロントエンドレベル層と、前記フロントエンドレベル層上の前記コンタクトプラグ及び電極層に電気的に連結される第１～第ｎ金属配線層（ｎは、正の整数、以下同じ）、前記第１～第ｎ金属配線層の間を絶縁する配線絶縁層、及び前記配線絶縁層内に前記第１～第ｎ金属配線層の間を連結する配線ビアを含むバックエンドレベル層と、前記第１～第ｎ金属配線層のうちのいずれか１つのビア連結パッドから前記半導体基板に向かって垂直方向に延びると共に前記配線絶縁層、前記層間絶縁層、及び前記半導体基板をいずれも貫通する貫通ビアをと、備え、前記ビア連結パッドは、前記貫通ビアの上面を全体としてカバーしながら平面視において八角状からなる第１キャッピング型ビア連結パッド、及び前記第１キャッピング型ビア連結パッド上に全体として配置されると共に平面視において前記第１キャッピング型ビア連結パッドを取り囲む八角状の第２キャッピング型ビア連結パッドで構成される。
【発明の効果】
【０００８】
本発明の半導体装置によれば、バックエンドレベル層ＢＥＯＬに形成されたビア連結パッドを、貫通ビアの上面に全体として配置されたキャッピング型ビア連結パッドで構成することで、貫通ビアと貫通ビアに連結されたビア連結パッド（又は、金属配線層）との間の抵抗を減らすことができる。
【図面の簡単な説明】
【０００９】
本発明の一実施形態による半導体装置を説明するための一例を示す断面図である。
図１のビア連結パッド及び第４金属配線層の平面レベルを説明するためのレイアウト図である。
図２のＩＩＩ－ＩＩＩ’による断面図である。
図２のＩＶ－ＩＶ’による断面図である。
本発明の一実施形態による半導体装置を説明するための他の例を示す断面図である。
本発明の一実施形態による半導体装置を説明するための更に他の例を示す断面図である。
本発明の一実施形態による半導体装置の製造方法を説明するために示す断面図である。
本発明の一実施形態による半導体装置の製造方法を説明するために示す断面図である。
本発明の一実施形態による半導体装置の製造方法を説明するために示す断面図である。
本発明の一実施形態による半導体装置の製造方法を説明するために示す断面図である。
本発明の一実施形態による半導体装置の製造方法を説明するために示す断面図である。
本発明の一実施形態による半導体装置の製造方法を説明するために示す断面図である。
本発明の一実施形態による半導体装置を含む半導体チップの構成の一例を示すブロック図である。
本発明の一実施形態による半導体装置を含む半導体チップの構成の他の例を示すブロック図である。
本発明の一実施形態による半導体装置を含む半導体パッケージの構成を示すブロック図である。
本発明の一実施形態による半導体装置に含まれるＳＲＡＭセルの等価回路図である。
本発明の一実施形態による半導体装置を含む半導体パッケージを示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。本発明の実施形態は、いずれか１つのみによって具現され、また以下の実施形態は１つ以上を組み合わせて具現され得る。従って、本発明の技術的思想は、１つの実施形態に限って解釈されるものではない。
（【００１１】以降は省略されています）

関連特許