特許ウォッチ

公開番号2024077625
公報種別公開特許公報(A)
公開日2024-06-07
出願番号2023199988
出願日2023-11-27
発明の名称半導体装置及びこれを含むデータ保存システム
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人個人,個人,個人
主分類H10B 41/27 20230101AFI20240531BHJP()
要約【課題】半導体装置の信頼性を向上させる。
【解決手段】半導体装置100は、基板201上に回路素子220、第1配線構造物270、280及び第1ボンディング金属層298がこの順に配置される第1基板構造物S1並びにその上に配置され第1基板構造物と連結される第2基板構造物S2を含む。第2基板構造物は、プレート層101、その下でプレート層の下面に垂直な第1方向に沿って互いに離隔して積層されるゲート電極130、ゲート電極を貫通して第1方向に沿って延びチャネル層140を夫々含むチャネル構造物CHゲート電極を貫通して第1方向に垂直な第2方向に延びる分離領域MS、ゲート電極及びチャネル構造物の下に配置される第2配線構造物150、155、170、180、その下に配置され、第1ボンディング金属層と連結される第2ボンディング金属層198及びその間に配置されるダミーパターン層160を含む。
【選択図】図1
特許請求の範囲【請求項１】
基板と、前記基板上に配置される回路素子、前記回路素子上に配置される第１配線構造物、及び前記第１配線構造物上に配置される第１ボンディング金属層を含む第１基板構造物と、
前記第１基板構造物上で前記第１基板構造物と連結される第２基板構造物と、を含み、
前記第２基板構造物は、
プレート層と、
前記プレート層の下で前記プレート層の下面に垂直な第１方向に沿って互いに離隔して積層されるゲート電極と、
前記ゲート電極を貫通し、前記第１方向に沿って延び、チャネル層をそれぞれ含むチャネル構造物と、
前記ゲート電極を貫通し、前記第１方向に垂直な第２方向に延びる分離領域と、
前記ゲート電極及び前記チャネル構造物の下に配置される第２配線構造物と、
前記第２配線構造物の下に配置され、前記第１ボンディング金属層と連結される第２ボンディング金属層と、
前記第２ボンディング金属層の間に配置され、前記第２方向に延び、絶縁物質を含むダミーパターン層と、を含む、半導体装置。
続きを表示（約 830 文字）【請求項２】
前記第２ボンディング金属層は第１厚さを有し、前記ダミーパターン層は前記第１厚さよりも大きい第２厚さを有する、請求項１に記載の半導体装置。
【請求項３】
前記ダミーパターン層は、前記第２ボンディング金属層の一部と重なるレベルに位置する、請求項２に記載の半導体装置。
【請求項４】
前記ダミーパターン層の下面のレベルは、前記第２ボンディング金属層の下面のレベルよりも高い、請求項１に記載の半導体装置。
【請求項５】
前記第１基板構造物は、前記第１ボンディング金属層を囲む第１ボンディング絶縁層をさらに含み、
前記第２基板構造物は、前記第２ボンディング金属層を囲み、前記第１ボンディング絶縁層と連結され、前記ダミーパターン層の下面を覆う第２ボンディング絶縁層をさらに含む、請求項１に記載の半導体装置。
【請求項６】
前記第２基板構造物は、前記第２配線構造物の下面を覆う上部保護層をさらに含み、
前記ダミーパターン層の上面は前記上部保護層と接触する、請求項１に記載の半導体装置。
【請求項７】
前記ダミーパターン層は、前記ゲート電極及び前記第２ボンディング金属層とは異なる物質を含む、請求項１に記載の半導体装置。
【請求項８】
前記ダミーパターン層は、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＯＣ、ＳｉＯＣＮ、及びＳｉＯの少なくとも一つを含む、請求項７に記載の半導体装置。
【請求項９】
前記ダミーパターン層は、前記第２方向に垂直な第３方向に沿って２００ｎｍ～１０００ｎｍの幅を有する、請求項１に記載の半導体装置。
【請求項１０】
前記ダミーパターン層の少なくとも一つは、前記第２ボンディング金属層の少なくとも一つの上面上に延びて前記上面と接触する、請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及びこれを含むデータ保存システムに関するものである。
続きを表示（約 2,800 文字）【背景技術】
【０００２】
データ保存を必要とするデータ保存システムにおいて、高容量のデータを保存することができる半導体装置が求められている。これにより、半導体装置のデータ保存容量を増加させることができる方法が研究されている。例えば、半導体装置のデータ保存容量を増加させるための方法の一つとして、２次元的に配列されるメモリセルの代わりに３次元的に配列されるメモリセルを含む半導体装置が提案されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする技術的課題の一つは、信頼性が向上した半導体装置を提供することである。
【０００４】
本発明が解決しようとする技術的課題の一つは、信頼性が向上した半導体装置を含むデータ保存システムを提供することである。
【課題を解決するための手段】
【０００５】
例示的な実施形態による半導体装置は、基板、上記基板上に配置される回路素子、上記回路素子上に配置される第１配線構造物、及び上記第１配線構造物上に配置される第１ボンディング金属層を含む第１基板構造物と；上記第１基板構造物上で上記第１基板構造物と連結される第２基板構造物と；を含み、上記第２基板構造物は、プレート層と；上記プレート層の下で上記プレート層の下面に垂直な第１方向に沿って互いに離隔して積層されるゲート電極と；上記ゲート電極を貫通し、上記第１方向に沿って延び、チャネル層をそれぞれ含むチャネル構造物と；上記ゲート電極を貫通し、上記第１方向に垂直な第２方向に延びる分離領域と；上記ゲート電極及び上記チャネル構造物の下に配置される第２配線構造物と；上記第２配線構造物の下に配置され、上記第１ボンディング金属層と連結される第２ボンディング金属層と；上記第２ボンディング金属層の間に配置され、上記第２方向に延び、絶縁物質を含むダミーパターン層と；を含むことができる。
【０００６】
例示的な実施形態による半導体装置は、基板、上記基板上に配置される回路素子、及び上記回路素子上に配置される第１ボンディング金属層を含む第１基板構造物と；上記第１基板構造物上で上記第１基板構造物と連結される第２基板構造物と；を含み、上記第２基板構造物は、プレート層と；上記プレート層の下で上記プレート層の下面に垂直な第１方向に沿って互いに離隔して積層されるゲート電極と；上記ゲート電極を貫通して上記第１方向に沿って延び、チャネル層をそれぞれ含むチャネル構造物と；上記ゲート電極を貫通し、上記第１方向に垂直な第２方向に延びる分離領域と；上記ゲート電極及び上記チャネル構造物の下に配置され、上記第１ボンディング金属層と連結される第２ボンディング金属層と；上記第２ボンディング金属層の間に配置され、絶縁物質を含むダミーパターン層と；を含み、上記第２ボンディング金属層は第１厚さを有し、上記ダミーパターン層は上記第１厚さよりも大きい第２厚さを有することができる。
【０００７】
例示的な実施形態によるデータ保存システムは、回路素子及び第１ボンディング金属層を含む第１基板構造物、ゲート電極、及び上記第１ボンディング金属層と連結される第２ボンディング金属層を含む第２基板構造物、及び上記回路素子と電気的に連結される入出力パッドを含む半導体保存装置と；上記入出力パッドを介して上記半導体保存装置と電気的に連結され、上記半導体保存装置を制御するコントローラと；含み、上記半導体保存装置は、上記第１ボンディング金属層の間及び上記第２ボンディング金属層の間の少なくとも一つに配置され、上記第１ボンディング金属層及び上記第２ボンディング金属層とは異なる物質を含むダミーパターン層をさらに含むことができる。
【発明の効果】
【０００８】
２つ以上の基板構造物が接合された構造において、ボンディング金属層の間に絶縁物質を含むダミーパターン層を配置することで、信頼性が向上した半導体装置及びこれを含むデータ保存システムを提供することができる。
【０００９】
本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
【図面の簡単な説明】
【００１０】
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の部分拡大図である。
例示的な実施形態による半導体装置の部分斜視図である。
例示的な実施形態による半導体装置の概略的な断面図及び部分拡大図である。
例示的な実施形態による半導体装置の概略的な断面図及び部分拡大図である。
例示的な実施形態による半導体装置の概略的な断面図及び部分拡大図である。
例示的な実施形態による半導体装置の概略的な断面図及び部分拡大図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置を含むデータ保存システムを概略的に示した図面である。
例示的な実施形態による半導体装置を含むデータ保存システムを概略的に示した斜視図である。
例示的な実施形態による半導体パッケージを概略的に示した断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許