特許ウォッチ

公開番号2024070160
公報種別公開特許公報(A)
公開日2024-05-22
出願番号2022180601
出願日2022-11-10
発明の名称積層型電子部品
出願人TDK株式会社
代理人弁理士法人イトーシン国際特許事務所
主分類H03H 7/46 20060101AFI20240515BHJP(基本電子回路)
要約【課題】2つの領域の間でアイソレーションを確保することができる積層型電子部品を実現する。
【解決手段】電子部品1は、複数の共振器11,12,13,14と、積層体50とを備えている。複数の共振器11,12,13,14は、それぞれ、第1のスルーホール列T1a,T2a,T3a,T4a,第2のスルーホール列T1b,T2b,T2b,T4bと、導体層部11a,12a,13a,14aとを含んでいる。第2のスルーホール列T1b,T2b,T2b,T4bは、回路構成上、導体層部11a,12a,13a,14aとグランドとの間に設けられている。積層体50は、第1の領域R1および第2の領域R2を含んでいる。第1の領域R1と第2の領域R2は、複数の第2のスルーホール列T1b,T2b,T2b,T4bによって分割されている。
【選択図】図10
特許請求の範囲【請求項１】
複数の共振器と、
前記複数の共振器を一体化するための積層体であって、積層された複数の誘電体層を含む積層体とを備え、
前記複数の共振器の各々は、第１のスルーホール列と、第２のスルーホール列と、前記第１のスルーホール列と前記第２のスルーホール列とを接続する導体層部とを含み、
前記第１のスルーホール列と前記第２のスルーホール列の各々は、２つ以上のスルーホールが直列に接続されることによって構成され、
前記第２のスルーホール列は、回路構成上、前記導体層部とグランドとの間に設けられ、
前記積層体は、それぞれ少なくとも１つの素子が配置される第１の領域および第２の領域を含み、
前記第１の領域と前記第２の領域は、複数の前記第２のスルーホール列によって分割されていることを特徴とする積層型電子部品。
続きを表示（約 430 文字）【請求項２】
前記複数の共振器は、互いに並列接続されていることを特徴とする請求項１記載の積層型電子部品。
【請求項３】
更に、前記第１の領域に配置された少なくとも１つの第１の素子を含む第１の回路部分と、
前記第２の領域に配置された少なくとも１つの第２の素子を含む第２の回路部分とを備えたことを特徴とする請求項１記載の積層型電子部品。
【請求項４】
前記第１の回路部分は、更に、前記複数の共振器を含むことを特徴とする請求項３記載の積層型電子部品。
【請求項５】
前記第１の領域と前記第２の領域は、前記複数の誘電体層の積層方向から見たときの前記積層体の平面形状の長手方向に並んでいることを特徴とする請求項１ないし４のいずれかに記載の積層型電子部品。
【請求項６】
前記複数の前記第２のスルーホール列は、前記平面形状の短手方向に並んでいることを特徴とする請求項５記載の積層型電子部品。

発明の詳細な説明【技術分野】
【０００１】
本発明は、複数の共振器を含む積層型電子部品に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
小型移動体通信機器では、システムおよび使用周波数帯域が異なる複数のアプリケーションで共通に使用されるアンテナを設け、このアンテナが送受信する複数の信号を、分波器を用いて分離する構成が広く用いられている。
【０００３】
一般的に、第１の周波数帯域内の周波数の第１の信号と、第１の周波数帯域よりも高い第２の周波数帯域内の周波数の第２の信号を分離する分波器は、共通ポートと、第１の信号ポートと、第２の信号ポートと、共通ポートから第１の信号ポートに至る第１の信号経路に設けられた第１のフィルタと、共通ポートから第２の信号ポートに至る第２の信号経路に設けられた第２のフィルタとを備えている。
【０００４】
第１のフィルタとしては、例えば、互いに電磁結合するように構成された複数の共振器を含むバンドパスフィルタが用いられる。以下、このようなバンドパスフィルタを、共振器型のバンドパスフィルタとも言う。特許文献１には、共振器型のバンドパスフィルタが開示されている。
【０００５】
第２のフィルタとしては、例えば、ハイパスフィルタ、またはハイパスフィルタとローパスフィルタを直列に接続したバンドパスフィルタを用いることができる。
【先行技術文献】
【特許文献】
【０００６】
特開２０１４－２７６９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年、小型移動体通信機器の小型化、省スペース化が市場から要求されており、その通信機器に用いられる分波器の小型化も要求されている。小型化に適した分波器としては、積層された複数の誘電体層と複数の導体層とを含む積層体を用いたものが知られている。しかし、分波器を小型化すると、第１のフィルタと第２のフィルタとの間のアイソレーションが低下するという問題が生じていた。
【０００８】
上記の問題は、分波器に限らず、アイソレーションを確保する必要がある２つの領域を含む積層型電子部品全般に当てはまる。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、２つの領域の間でアイソレーションを確保することができる積層型電子部品を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の積層型電子部品は、複数の共振器と、複数の共振器を一体化するための積層体であって、積層された複数の誘電体層を含む積層体とを備えている。複数の共振器の各々は、第１のスルーホール列と、第２のスルーホール列と、第１のスルーホール列と第２のスルーホール列とを接続する導体層部とを含んでいる。第１のスルーホール列と第２のスルーホール列の各々は、２つ以上のスルーホールが直列に接続されることによって構成されている。第２のスルーホール列は、回路構成上、導体層部とグランドとの間に設けられている。積層体は、それぞれ少なくとも１つの素子が配置される第１の領域および第２の領域を含んでいる。第１の領域と第２の領域は、複数の第２のスルーホール列によって分割されている。
【発明の効果】
（【００１１】以降は省略されています）

関連特許