特許ウォッチ

公開番号2025123579
公報種別公開特許公報(A)
公開日2025-08-22
出願番号2025108432,2021159834
出願日2025-06-26,2021-09-29
発明の名称半導体装置
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人ゆうあい特許事務所
主分類H10D 30/66 20250101AFI20250815BHJP()
要約【課題】オン抵抗の低減を図りつつ、半導体チップの反りが増大することを抑制できるようにする。
【解決手段】パッド配置領域Reとアクティブ領域Rbとが重なった領域では、表面電極となるソース電極113の上に分離絶縁膜を介してパッド12a～12eが配置されることで、配線電極材料が2層積まれた2層配線電極構造とする。そして、アクティブ領域Rbのうちのパッド配置領域Reと重なっていない領域では、表面電極となるソース電極113が1層の配線電極材料によって構成された1層配線電極構造とする。
【選択図】図2B
特許請求の範囲【請求項１】
半導体チップ（１０）にて構成される半導体装置であって、
半導体素子が形成されると共に、前記半導体チップの一面側において前記半導体素子に接続され、配線電極材料によって構成された表面電極（１１３）が配置されるアクティブ領域（Ｒａ）と、
前記半導体チップの一面に対する法線方向において前記アクティブ領域と重なって備えられ、前記配線電極材料によって構成されたパッド（１２ａ～１２ｅ）が配置されるパッド配置領域（Ｒｅ）と、を有し、
前記パッド配置領域と前記アクティブ領域とが重なった領域では、前記表面電極の上に分離絶縁膜（１１６）を介して前記パッドが配置されることで、前記配線電極材料が２層積まれた２層配線電極構造とされ、
前記２層配線電極構造の外側には、前記半導体素子に含まれるコンタクト領域（１０８）に電気的に接続された配線層（１３０）が備えられ、
前記配線層は、１層の前記配線電極材料によって構成された１層電極構造とされている、半導体装置。
続きを表示（約 990 文字）【請求項２】
半導体チップ（１０）にて構成される半導体装置であって、
半導体素子が形成されると共に、前記半導体チップの一面側において前記半導体素子に接続され、配線電極材料によって構成された表面電極（１１３）が配置されるアクティブ領域（Ｒａ）と、
前記半導体チップの一面に対する法線方向において前記アクティブ領域と重なって備えられ、前記配線電極材料によって構成されたパッド（１２ａ～１２ｅ）が配置されるパッド配置領域（Ｒｅ）と、を有し、
前記パッド配置領域と前記アクティブ領域とが重なった領域では、前記表面電極の上に分離絶縁膜（１１６）を介して前記パッドが配置されることで、前記配線電極材料が２層積まれた２層配線電極構造とされ、
前記アクティブ領域の外側には、前記半導体素子に含まれるコンタクト領域（１０８）に電気的に接続された配線層（１３０）が備えられ、
前記配線層は、１層の前記配線電極材料によって構成された１層電極構造とされている、半導体装置。
【請求項３】
前記アクティブ領域の面積に対して、前記２層配線電極構造とされている領域の面積が３０％以下になっている、請求項１または２に記載の半導体装置。
【請求項４】
前記表面電極の中心を通る前記半導体チップの中心線である直線（Ｌ）に対して、前記表面電極および前記パッドが線対称にレイアウトされている、請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項５】
前記パッドが５個以下とされている、請求項１ないし４のいずれか１つに記載の半導体装置。
【請求項６】
前記分離絶縁膜がシリコン酸化膜により構成されている、請求項１ないし５のいずれか１つに記載の半導体装置。
【請求項７】
前記分離絶縁膜がシリコン窒化膜により構成されている、請求項１ないし５のいずれか１つに記載の半導体装置。
【請求項８】
前記配線電極材料がＡｌＳｉにて構成されている、請求項１ないし７のいずれか１つに記載の半導体装置。
【請求項９】
前記半導体チップは、炭化珪素で構成された半導体基板に対して前記半導体素子を形成したものである、請求項１ないし８のいずれか１つに記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、チップ表面にパッドが設けられる半導体装置に関するものである。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来より、スイッチング素子などの半導体素子を半導体チップに作り込んだ半導体装置がある（例えば、特許文献１参照）。このような半導体装置では、半導体素子として動作させられるアクティブ領域が半導体チップの中心を含めた広範囲に配置されている。そして、半導体チップのうちアクティブ領域とは異なる領域、具体的にはアクティブ領域に隣接して半導体チップの一辺に沿った領域をパッド配置領域として、このパッド配置領域にパッドが並べられた構造とされる。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－２０４５７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の半導体装置では、アクティブ領域とパッド配置領域とを別々の領域としているため、パッド配置領域が半導体素子を動作させられない領域となる。このため、パッド配置領域が備えられる分、半導体チップの全面積に対するアクティブ領域の割合が少なくなり、半導体素子のオン抵抗をあまり小さくできない。
【０００５】
そこで、本発明者らは、アクティブ領域を広げ、パッド配置領域におけるパッドの下方もアクティブ領域とするという構造を見出した。このような構成とすれば、半導体チップの全面積に対するアクティブ領域の割合を多くでき、半導体素子のオン抵抗を低下させることが可能になる。
【０００６】
このような構造の半導体装置とする場合、パッド配置領域の下方に半導体素子が形成されることになるため、半導体素子に接続される電極を構成する配線電極材料の上に、さらにパッドを構成する配線電極材料が重ねて配置されることになる。つまり、半導体素子に接続される１層目の下層配線電極の上に、２層目の上層配線電極が積層されることになる。そして、パッド配置領域では、下層配線電極と上層配線電極とを絶縁する必要があるため、これらの間に絶縁膜を配置し、アクティブ領域のうちパッド配置領域と重ならない領域では、下層配線電極と上層配線電極とが接続されるようにすることが考えられる。
【０００７】
ところが、本発明者らの鋭意検討の結果、配線電極材料が重ねて配置されることで厚くなりすぎ、高温時に半導体チップに発生する反りが増大するということが判った。
【０００８】
本発明は上記点に鑑みて、オン抵抗の低減を図りつつ、半導体チップの反りが増大することを抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明は、半導体チップ（１０）にて構成される半導体装置であって、半導体素子が形成されると共に、半導体チップの一面側において半導体素子と接続され、配線電極材料によって構成された表面電極（１１３）が配置されるアクティブ領域（Ｒａ）と、半導体チップの一面に対する法線方向においてアクティブ領域と重なって備えられ、配線電極材料によって構成されたパッド（１２ａ～１２ｅ）が配置されるパッド配置領域（Ｒｅ）と、を有している。そして、パッド配置領域とアクティブ領域とが重なった領域では、表面電極の上に分離絶縁膜（１１６）を介してパッドが配置されることで、配線電極材料が２層積まれた２層配線電極構造とされ、２層配線電極構造の外側には、半導体素子に含まれるコンタクト領域（１０８）に電気的に接続された配線層（１３０）が備えられ、配線層は、１層の前記配線電極材料によって構成された１層電極構造とされている。
【００１０】
このように、２層配線構造の外側に配置される配線層を１層電極構造とすることで、その配線層についても薄く構成できるため、高温時の反りの増大を抑制することが可能となる。
（【００１１】以降は省略されています）

関連特許