特許ウォッチ

公開番号2025122727
公報種別公開特許公報(A)
公開日2025-08-22
出願番号2024018331
出願日2024-02-09
発明の名称回路、および制御システム
出願人株式会社デンソーテン
代理人弁理士法人秀和特許事務所
主分類H02M 3/155 20060101AFI20250815BHJP(電力の発電,変換,配電)
要約【課題】マルチフェーズ動作をする電源回路において、一方の電源故障を簡易な構成で検出し、電流が一部に集中して部品が発熱すること等による信頼性の低下を防止する。
【解決手段】回路は、入力電圧を昇降圧し、負荷回路に電源を供給するマルチフェーズ電源を制御する。この回路は、第1電源および第2電源と、制御部とを有する。制御部は、第1電源のスイッチングノードのデューティと第2電源のスイッチングノードのデューティを計算し、計算したそれぞれのデューティを比較する。そして、制御部は、比較した2つのデューティが異なる場合、第1電源および第2電源の出力を停止する。
【選択図】図1
特許請求の範囲【請求項１】
入力電圧を昇降圧し、負荷回路に電源を供給するマルチフェーズ電源を制御する回路であって、
第１電源および第２電源と、
前記第１電源のスイッチングノードのデューティと前記第２電源のスイッチングノードのデューティを計算し、計算したそれぞれの前記デューティを比較し、比較した前記デューティが異なる場合、前記第１電源および前記第２電源の出力を停止する、制御部と、を有する
回路。
続きを表示（約 1,000 文字）【請求項２】
前記制御部は、前記第１電源のスイッチングノードと、前記第２電源のスイッチングノードのそれぞれから信号の波形を取得し、それぞれの波形からデューティを計算する請求項１に記載の回路。
【請求項３】
前記制御部は、
前記第２電源のスイッチングノードからの第２の波形の位相を反転する反転回路と、
前記第１電源のスイッチングノードからの第１の波形と、位相が反転された前記第２の波形を比較する比較回路と、をさらに備え、
前記比較回路の比較結果に基づき、前記第１電源および前記第２電源の出力を停止する請求項１に記載の回路。
【請求項４】
入力電圧を昇降圧し、負荷回路に電源を供給するマルチフェーズ電源を制御する回路であって、
第１電源および第２電源と、
前記第１電源のスイッチングノードからの信号の波形と前記第２電源のスイッチングノードからの信号の波形との相互の位相を調整する回路と、
前記相互の位相が調整された前記第１電源のスイッチングノードの波形と前記第２電源のスイッチングノードの波形を比較し、比較した前記波形が異なる場合、前記第１電源および前記第２電源の出力を停止する、制御部と、を有する
回路。
【請求項５】
入力電圧を昇降圧し、負荷回路に電源を供給するマルチフェーズ電源を制御する電源回路と前記負荷回路とを備える制御システムであって、
前記電源回路は、
第１電源および第２電源と、
前記第１電源のスイッチングノードのデューティと前記第２電源のスイッチングノードのデューティを比較し、比較した前記デューティが異なる場合、前記第１電源および前記第２電源の出力を停止する、制御部と、を有する
制御システム。
【請求項６】
入力電圧を昇降圧し、負荷回路に電源を供給するマルチフェーズ電源を制御する電源回路と前記負荷回路とを備える制御システムであって、
前記電源回路は、
第１電源および第２電源と、
前記第１電源のスイッチングノードからの信号の波形と前記第２電源のスイッチングノードからの信号の波形との相互の位相を調整する回路と、
前記相互の位相が調整された前記第１電源のスイッチングノードの波形と前記第２電源のスイッチングノードの波形を比較し、比較した前記波形が異なる場合、前記第１電源および前記第２電源の出力を停止する、制御部と、を有する
制御システム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、回路、および制御システムに関するものである。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
複数の電源、例えば、第１電源と第２電源を含み、マルチフェーズ動作をする電源回路は、第１電源が故障しても第２電源のみで動作し、出力電圧値は正常となり正常に動作しているように見える。このためマルチフェーズ動作をする電源回路は、第１電源の故障を検出できず、例えば、第２電源に電流が集中して部品の発熱による信頼性が低下するおそれがある。なお、ここで、第１電源と第２電源は、スイッチング素子等による電源制御回路を含む。そこで、例えば、下記特許文献１ではスイッチング素子の両端電圧がゼロとなることを判定することによりショート故障を検出する。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－１１６２４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記従来の技術では、各スイッチング素子の両端電圧をモニタする必要があり、構成が複雑となる。
【０００５】
そこで、開示の実施形態の目的は、マルチフェーズ動作をする電源回路において、複数の電源のうち、いずれかの電源故障を簡易な構成で検出し、電流が一部に集中して部品が発熱すること等による信頼性の低下を防止することである。
【課題を解決するための手段】
【０００６】
開示の実施形態の一側面は入力電圧を昇降圧し、負荷回路に電源を供給するマルチフェーズ電源を制御する回路によって例示される。本回路は、第１電源および第２電源と、制御部とを有する。本制御部は、第１電源のスイッチングノードのデューティと第２電源のスイッチングノードのデューティを計算し、計算したそれぞれのデューティを比較する。そして、本制御部は、比較した２つのデューティが異なる場合、第１電源および第２電源の出力を停止する。
【発明の効果】
【０００７】
本回路は、第１電源と第２電源のスイッチングノードをモニタし、第１電源と第２電源、それぞれのスイッチングのデューティを比較し、比較したデューティが異なれば電源異常と判断する。すなわち、本回路は、各スイッチング素子の両端を監視せずとも、第１電源と第２電源のスイッチング素子がスイッチングした波形のスイッチングノードでのデューティを比較することで、スイッチングノードに接続される部品の故障を検出する。そして、本回路は、部品の故障を検出すると、第１電源と第２電源の出力を停止することができる。その結果、本回路は、例えば、電流が１つの電源に集中して部品が発熱すること等による信頼性の低下を防止することができる。
【図面の簡単な説明】
【０００８】
図１は、電源回路および制御システムの構成を例示する図である。
図２は、第１実施形態のデューティ比較回路の構成を例示する図である。
図３は、ＣＰＵによる電源制御処理のシーケンスを例示するフローチャートである。
図４は、第２実施形態のデューティ比較回路の構成を例示する図である。
図５は、第３実施形態のデューティ比較回路の構成を例示する図である。
【発明を実施するための形態】
【０００９】
＜第１実施形態＞
以下、図面を参照して、一実施形態に係る電源回路１０および制御システム５０が説明される。ここで、電源回路１０と、電源回路１０から電力を供給される負荷９とを含めたものが制御システム５０である。
【００１０】
（構成）
図１は、電源回路１０および制御システム５０の構成を例示する図である。電源回路１０は、マルチフェーズ電源と呼ばれるものである。マルチフェーズ電源は、複数の直流直流（ＤＣＤＣ）コンバータ等、電源制御回路を並列接続した電源回路である。以下、電源制御回路は、単に電源と呼ばれる。
（【００１１】以降は省略されています）

関連特許