特許ウォッチ

公開番号2025106427
公報種別公開特許公報(A)
公開日2025-07-15
出願番号2025063257,2021566377
出願日2025-04-07,2020-12-15
発明の名称記憶装置の作製方法
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 12/00 20230101AFI20250708BHJP()
要約【課題】信頼性の高い記憶装置を提供する。
【解決手段】基板上に第1の絶縁体を形成し、第1の絶縁体上に第2の絶縁体を形成し、第2の絶縁体上に第3の絶縁体を形成し、第1の絶縁体、第2の絶縁体、および第3の絶縁体を貫通する開口を形成し、開口内で、第1の絶縁体の側面、第2の絶縁体の側面、および第3の絶縁体の側面の内側に第4の絶縁体を形成し、第4の絶縁体の内側に酸化物半導体を形成し、第2の絶縁体を除去し、第1の絶縁体と第3の絶縁体の間に導電体を形成し、第4の絶縁体は、基板が配置されたチャンバーに、シリコンを含むガスと、酸化性ガスを供給する第1の工程と、チャンバーへのシリコンを含むガスの供給を停止する第2の工程と、チャンバー内に、酸化性ガスを含むプラズマを生成する第3の工程と、を含むサイクルを複数回行うことで形成される。
【選択図】図1
特許請求の範囲【請求項１】
基板上に第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、
前記第１のトランジスタのゲート電極は、前記第２のトランジスタのソース電極及びドレイン電極の一方と、前記容量素子と、に電気的に接続される記憶装置の作製方法であって、
前記第１のトランジスタは、ゲート絶縁膜としての機能を有する絶縁体を有し、
前記絶縁体は、
前記基板が配置されたチャンバーに、シリコンを含むガスと、酸化性ガスと、を供給する第１の工程と、
前記チャンバーへの前記シリコンを含むガスの供給を停止する第２の工程と、
前記チャンバー内で前記酸化性ガスを含むプラズマを生成する第３の工程と、
を含むサイクルを、複数回行うことで形成される、
記憶装置の作製方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置およびその作製方法に関する。
続きを表示（約 1,800 文字）【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や、半導体素子を含む回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、記憶装置、撮像装置、通信装置、情報処理装置および電子機器などは、半導体素子や半導体回路を含む場合がある。また、表示装置、発光装置、照明装置、電気光学装置、記憶装置、撮像装置、通信装置および電子機器なども、半導体装置と呼ばれる場合がある。本発明の一態様は、特に記憶装置およびその作製方法に関する。
【背景技術】
【０００４】
近年、扱われるデータ量の増大に伴って、より大きな記憶容量を有する半導体装置が求められている。単位面積あたりの記憶容量を増加させるためには、メモリセルを積層して形成することが有効である（特許文献１、特許文献２参照）。メモリセルを積層して設けることにより、単位面積当たりの記憶容量をメモリセルの積層数に応じて増加させることができる。特許文献３および特許文献４では、酸化物半導体を用いた記憶装置が開示されている。特許文献５では、電荷格納層として酸化物半導体を用いた半導体メモリが開示されている。
【０００５】
また、非特許文献１では、結晶性酸化物半導体として、ＣＡＡＣ－ＩＧＺＯが開示されている。また、非特許文献１では、ＣＡＡＣ－ＩＧＺＯの成長メカニズムなども開示されている。
【先行技術文献】
【特許文献】
【０００６】
米国特許公開２０１１／００６５２７０Ａ１公報
米国特許第９６３４０９７Ｂ２公報
特開２０１８－２０７０３８号公報
特開２０１９－８８６２号公報
特開２０１８－１５７２０５号公報
【非特許文献】
【０００７】
ＮｏｂｏｒｕＫｉｍｉｚｕｋａａｎｄＳｈｕｎｐｅｉＹａｍａｚａｋｉ、「ＰＨＹＳＩＣＳＡＮＤＴＥＣＨＮＯＬＯＧＹＯＦＣＲＹＳＴＡＬＬＩＮＥＯＸＩＤＥＳＥＭＩＣＯＮＤＵＣＴＯＲＣＡＡＣ－ＩＧＺＯ」ＦＵＮＤＡＭＥＮＴＡＬＳ（米国）、Ｗｉｌｅｙ－ＳＩＤＳｅｒｉｅｓｉｎＤｉｓｐｌａｙＴｅｃｈｎｏｌｏｇｙ、２０１７、ｐ．９４－９７
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１、および特許文献２においては、記憶素子（メモリセルともいう）が複数積層しており、これらが直列に接続することで、三次元構造のメモリセルアレイ（メモリストリングともいう）を構成している。
【０００９】
特許文献１においては、柱状に設けられた半導体が、電荷蓄積層を有する絶縁体と接している。特許文献２においては、柱状に設けられた半導体が、トンネル誘電体として機能する絶縁体と接している。特許文献１および特許文献２ともに、メモリセルへの情報の書き込みは、絶縁体を介して電荷の引き抜きおよび注入によって行われる。この場合、半導体と絶縁体が接する界面に、トラップセンターが形成される場合がある。トラップセンターは、電子を捕獲し、トランジスタのしきい値電圧を変動させる場合がある。また、電荷の引き抜きおよび注入により、絶縁体内部および半導体と絶縁体が接する界面の一方、または両方が劣化し、電荷蓄積層に保持された電荷がリークして消失する場合がある。よって、記憶装置の信頼性に悪影響を及ぼす恐れがある。
【００１０】
そこで、本発明の一形態は、半導体との界面において、トラップセンターの形成が抑制された絶縁体、およびその形成方法を提供することを課題の一とする。また、本発明の一形態は、メモリセルへの情報の書き込みにおいて、絶縁体を介さずに電荷の引き抜きおよび注入を行うことができる記憶装置、およびその形成方法を提供することを課題の一とする。
（【００１１】以降は省略されています）

関連特許