特許ウォッチ

公開番号2025105755
公報種別公開特許公報(A)
公開日2025-07-10
出願番号2025069793,2023200726
出願日2025-04-21,2015-11-11
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10D 30/67 20250101AFI20250703BHJP()
要約【課題】新規な半導体装置、または消費電力の低い半導体装置、または面積の縮小が可能
な半導体装置の提供する。
【解決手段】内部回路と、入出力端子と、信号線と、電源線と、抵抗部と、第1のトラン
ジスタと、制御信号生成回路と、を有し、内部回路は、信号線を介して入出力端子と電気
的に接続され、第1のトランジスタの第1の端子は、電源線と電気的に接続され、第1の
トランジスタの第2の端子は、抵抗部の第1の端子と電気的に接続され、抵抗部の第2の
端子は、信号線と電気的に接続され、制御信号生成回路は、第1のトランジスタのゲート
と電気的に接続され、抵抗部および第1のトランジスタは、酸化物半導体を有する。
【選択図】図1
特許請求の範囲【請求項１】
酸化物半導体層と、絶縁層と、第１の導電層と、第２の導電層と、第３の導電層と、を有し、
前記第１の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記第２の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記酸化物半導体層は、前記第１の導電層と接する第１の領域と、前記第２の導電層と接する第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を有し、
前記絶縁層は、前記酸化物半導体層の下面全体と接する領域を有し、
前記第３の導電層は、前記第１の領域と重なる領域と、前記第３の領域と重なる領域と、前記第２の領域と重なる領域と、を有するように前記絶縁層の下方に配置され、
前記酸化物半導体層は、抵抗としての機能を有し、
前記酸化物半導体層は、トランジスタのチャネル形成領域を有さない、半導体装置。
続きを表示（約 1,200 文字）【請求項２】
酸化物半導体層と、絶縁層と、第１の導電層と、第２の導電層と、第３の導電層と、を有し、
前記第１の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記第２の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記酸化物半導体層は、前記第１の導電層と接する第１の領域と、前記第２の導電層と接する第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を有し、
前記絶縁層は、前記酸化物半導体層の下面全体と接する領域を有し、
前記第３の導電層は、前記第１の領域と重なる領域と、前記第３の領域と重なる領域と、前記第２の領域と重なる領域と、を有するように前記絶縁層の下方に配置され、
前記酸化物半導体層は、非線形の抵抗としての機能を有し、
前記酸化物半導体層は、トランジスタのチャネル形成領域を有さない、半導体装置。
【請求項３】
酸化物半導体層と、絶縁層と、第１の導電層と、第２の導電層と、第３の導電層と、を有し、
前記第１の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記第２の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記酸化物半導体層は、前記第１の導電層と接する第１の領域と、前記第２の導電層と接する第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を有し、
前記絶縁層は、前記酸化物半導体層の下面全体と接する領域を有し、
前記第３の導電層は、前記第１の領域と重なる領域と、前記第３の領域と重なる領域と、前記第２の領域と重なる領域と、を有するように前記絶縁層の下方に配置され、
前記酸化物半導体層は、抵抗としての機能を有し、
前記酸化物半導体層は、トランジスタのチャネル形成領域を有さず、
前記第３の導電層は、他の導電層と接する領域を有さない、半導体装置。
【請求項４】
酸化物半導体層と、絶縁層と、第１の導電層と、第２の導電層と、第３の導電層と、を有し、
前記第１の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記第２の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記酸化物半導体層は、前記第１の導電層と接する第１の領域と、前記第２の導電層と接する第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を有し、
前記絶縁層は、前記酸化物半導体層の下面全体と接する領域を有し、
前記第３の導電層は、前記第１の領域と重なる領域と、前記第３の領域と重なる領域と、前記第２の領域と重なる領域と、を有するように前記絶縁層の下方に配置され、
前記酸化物半導体層は、非線形の抵抗としての機能を有し、
前記酸化物半導体層は、トランジスタのチャネル形成領域を有さず、
前記第３の導電層は、他の導電層と接する領域を有さない、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置、回路基板および電子機器に関する。
続きを表示（約 1,900 文字）【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャまたは組成物（コンポジション・オブ
・マター）に関するものである。または、本発明の一態様は、半導体装置、表示装置、発
光装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法またはそれらの製造方法に関
する。
【背景技術】
【０００３】
集積回路（ＩＣ）や表示装置のような半導体装置において、回路の入出力端子が不定にな
るのを防ぐためにプルアップ（またはプルダウン）抵抗が使用される。例えば、ゲートポ
リシリコンをＣＭＯＳインバータのプルアップ（またはプルダウン）抵抗として用いる技
術が開示されている（特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
特開平１１－２７４４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えばＣＭＯＳ回路において、プルアップ（またはプルダウン）抵抗の抵抗値は数キロΩ
から数メガΩと、非常に大きいものが必要とされることがある。上述の特許文献１に示さ
れているように、ゲートアレイ半導体回路装置において抵抗としてポリシリコンを用いる
場合、ポリシリコンが占める面積が大きくなってしまうため、セルの寸法が増大するとい
う問題がある。
【０００６】
また、プルアップ（またはプルダウン）抵抗を有するＩＣは、入出力端子に信号が入出力
されている間は常に数μＡ程度の電流が流れ続けてしまうため、消費電力が大きくなると
いう問題がある。
【０００７】
また、上記のようにプルアップ（またはプルダウン）抵抗を有するＩＣは、消費電力が大
きくなってしまう。そのため、この電力消費を抑え、より低消費電力なＩＣとするために
、ＩＣが安定動作を始めた後、プルアップ（またはプルダウン）抵抗を切断するためのス
イッチを設けることがある。該スイッチは、主にトランジスタにより形成することができ
るが、トランジスタをオフ状態にしてスイッチを切断した場合でも、オフリーク電流が流
れてしまうため、それによる消費電力の増加はみられてしまう。
【０００８】
そこで、本発明の一態様は、新規な半導体装置、回路基板または電子機器を提供すること
を課題の一とする。または、本発明の一態様は、レイアウト面積を小さくすることまたは
それを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、定
常的に電流が生じることを防止することまたはそれを実現可能な構成を提供することを課
題の一とする。または、本発明の一態様は、消費電力を削減することまたはそれを実現可
能な構成を提供することを課題の一とする。または、本発明の一態様は、貫通電流が生じ
る時間を短くすることまたはそれを実現可能な構成を提供することを課題の一とする。
【０００９】
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも
一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を
妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自ず
と明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を
抽出することが可能である。
【課題を解決するための手段】
【００１０】
本発明の一態様は、内部回路と、入出力端子と、信号線と、電源線と、抵抗部と、第１の
トランジスタと、制御信号生成回路と、を有し、内部回路は、信号線を介して入出力端子
と電気的に接続され、第１のトランジスタの第１の端子は、電源線と電気的に接続され、
第１のトランジスタの第２の端子は、抵抗部の第１の端子と電気的に接続され、抵抗部の
第２の端子は、信号線と電気的に接続され、制御信号生成回路は、第１のトランジスタの
ゲートと電気的に接続され、抵抗部および第１のトランジスタは、酸化物半導体を有する
半導体装置である。
（【００１１】以降は省略されています）

関連特許