特許ウォッチ

公開番号2025128411
公報種別公開特許公報(A)
公開日2025-09-02
出願番号2025107589,2022016677
出願日2025-06-25,2022-02-04
発明の名称スイッチングデバイスとその製造方法
出願人株式会社デンソー
代理人弁理士法人快友国際特許事務所
主分類H10D 30/01 20250101AFI20250826BHJP()
要約【課題】電界緩和領域を高い位置精度で形成する。
【解決手段】スイッチングデバイス(10)の製造方法であって、ドリフト領域(38)を有する半導体基板(12)にソース領域(30)とボディ領域(34)を形成する工程と、前記ドリフト領域を有する前記半導体基板の前記上面に開口部(52)を有するマスク(50)を形成する工程と、前記マスクを形成した後に前記開口部を介して前記半導体基板にp型不純物を注入することによって前記ドリフト領域内に電界緩和領域(36)を形成する工程と、前記電界緩和領域を形成した後に前記開口部内でゲートトレンチ(14)を形成する工程であって前記ゲートトレンチの下側に前記電界緩和領域が残存するように前記ゲートトレンチを形成する工程と、前記ゲートトレンチを形成した後にゲート絶縁膜(16)とゲート電極(18)を形成する工程、を有する。
【選択図】図5
特許請求の範囲【請求項１】
スイッチングデバイス（１０）の製造方法であって、
前記スイッチングデバイスが、
上面にゲートトレンチ（１４）を有する半導体基板（１２）と、
前記ゲートトレンチ内に配置されており、ゲート絶縁膜（１６）によって前記半導体基板から絶縁されているゲート電極（１８）と、
前記ゲートトレンチの側面で前記ゲート絶縁膜に接しているｎ型のソース領域（３０）と、
前記ソース領域の下側の前記ゲートトレンチの前記側面で前記ゲート絶縁膜に接しているｐ型のボディ領域（３４）と、
前記ゲートトレンチの底面で前記ゲート絶縁膜に接しているｐ型の電界緩和領域（３６）と、
前記ボディ領域の下側の前記ゲートトレンチの前記側面で前記ゲート絶縁膜に接しており、前記電界緩和領域の側面と底面に接しているｎ型のドリフト領域（３８）、
を有し、
前記製造方法が、
前記ドリフト領域を有する前記半導体基板に前記ソース領域と前記ボディ領域を形成する工程と、
前記ドリフト領域を有する前記半導体基板の前記上面に開口部（５２）を有するマスク（５０）を形成する工程と、
前記マスクを形成した後に前記開口部を介して前記半導体基板にｐ型不純物を注入することによって前記ドリフト領域内に前記電界緩和領域を形成する工程と、
前記電界緩和領域を形成した後に前記開口部内で前記半導体基板の前記上面をエッチングすることによって前記ゲートトレンチを形成する工程であって、前記ゲートトレンチの下側に前記電界緩和領域が残存するように前記ゲートトレンチを形成する工程と、
前記ゲートトレンチを形成した後に前記ゲート絶縁膜と前記ゲート電極を形成する工程、
を有する製造方法。
続きを表示（約 1,400 文字）【請求項２】
前記電界緩和領域を形成する前記工程では、下側ほど前記電界緩和領域の幅が広くなるように前記電界緩和領域を形成する、請求項１に記載の製造方法。
【請求項３】
前記ゲートトレンチを形成する前記工程では、下側ほど前記ゲートトレンチの幅が狭くなるように前記ゲートトレンチを形成する、請求項２に記載の製造方法。
【請求項４】
前記ゲートトレンチを形成する前記工程の後に、前記ゲートトレンチの前記側面をエッチングする工程をさらに有する請求項１～３のいずれか一項に記載の製造方法。
【請求項５】
前記ゲートトレンチの前記底面の幅が前記電界緩和領域の幅よりも狭く、
前記ゲートトレンチを形成する前記工程では、前記ゲートトレンチの前記底面と前記ゲートトレンチの前記側面の間の各コーナー部（１４ｃ）に前記電界緩和領域が接するように前記ゲートトレンチを形成する、
請求項１～４のいずれか一項に記載の製造方法。
【請求項６】
前記ドリフト領域が、低濃度領域（３８ｂ）と、前記低濃度領域よりもｎ型不純物濃度が高いとともに前記低濃度領域の上側に配置されている高濃度領域（３８ａ）、を有し、
前記電界緩和領域を形成する前記工程では、前記電界緩和領域の下端が前記高濃度領域内に位置するように前記電界緩和領域を前記高濃度領域内に形成する、
請求項１～５のいずれか一項に記載の製造方法。
【請求項７】
スイッチングデバイス（１０）であって、
上面に複数のゲートトレンチ（１４）を有する半導体基板（１２）と、
前記複数のゲートトレンチ内に配置されており、ゲート絶縁膜（１６）によって前記半導体基板から絶縁されている複数のゲート電極（１８）と、
前記複数のゲートトレンチの側面で前記ゲート絶縁膜に接しているｎ型のソース領域（３０）と、
前記複数のソース領域の下側の前記複数のゲートトレンチの前記側面で前記ゲート絶縁膜に接しているｐ型のボディ領域（３４）と、
前記複数のゲートトレンチの底面で前記ゲート絶縁膜に接しているｐ型の複数の電界緩和領域（３６）と、
前記ボディ領域の下側の前記複数のゲートトレンチの前記側面で前記ゲート絶縁膜に接しており、前記複数の電界緩和領域の側面と底面に接しているｎ型のドリフト領域（３８）、
を有し、
前記複数のゲートトレンチのそれぞれにおいて、前記ゲートトレンチの幅方向における中心（Ｃ１４）と前記ゲートトレンチの下側の前記電界緩和領域の幅方向における中心（Ｃ３６）のずれが、０．１μｍ以下であり、
前記複数の電界緩和領域の間において、前記半導体基板の前記上面から前記電界緩和領域の下端までの前記半導体基板の厚み方向における距離（Ｌ３６）のばらつきが±２％以下である、
スイッチングデバイス。
【請求項８】
前記複数のゲートトレンチのそれぞれにおいて、前記ゲートトレンチの前記底面の幅が前記ゲートトレンチの下側の前記電界緩和領域の幅よりも狭く、
前記複数のゲートトレンチのそれぞれにおいて、前記ゲートトレンチの前記底面と前記ゲートトレンチの前記側面の間の各コーナー部（１４ｃ）に前記電界緩和領域が接している、
請求項７に記載のスイッチングデバイス。

発明の詳細な説明【技術分野】
【０００１】
本明細書に開示の技術は、スイッチングデバイスとその製造方法に関する。
続きを表示（約 3,100 文字）【０００２】
特許文献１には、トレンチ型のゲート電極を有するスイッチングデバイスが開示されている。このスイッチングデバイスは、ゲートトレンチの底面に接する位置にｐ型の電界緩和領域を有している。電界緩和領域は、ｎ型のドリフト領域に囲まれている。電界緩和領域によって、ゲートトレンチの下端部近傍における電界集中が抑制される。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－１１６９８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のスイッチングデバイスの製造方法では、ドリフト領域の一部にｐ型不純物が注入されることによって、電界緩和領域が形成される。次に、半導体基板上にｎ型層とｐ型層が順次エピタキシャル成長される。次に、半導体基板の上面にゲートトレンチが形成される。ここでは、ゲートトレンチの下端が電界緩和領域内に位置するように、ゲートトレンチが形成される。その後、ゲートトレンチ内にゲート電極が形成される。この製造方法では、ゲートトレンチの底面が電界緩和領域内に位置するように、電界緩和領域に対して位置合わせをしてゲートトレンチを形成する必要がある。しかしながら、フォトリソグラフィのアライメント精度がそれほど高くないため、ゲートトレンチが電界緩和領域に対して横方向にずれる場合がある。例えば、図１２のようにゲートトレンチ１２０が電界緩和領域１３０に対して横方向に位置ずれし、ゲートトレンチ１２０の下端のコーナー部１２０ｃが電界緩和領域１３０から外側にはみ出す場合がある。このようにゲートトレンチ１２０のコーナー部１２０ｃが電界緩和領域１３０からはみ出すと、コーナー部１２０ｃの近傍で電界が集中し易くなり、スイッチングデバイスの耐圧が低下する。このため、特許文献１の製造方法では、ゲートトレンチが電界緩和領域に対して横方向にずれた場合でもゲートトレンチの底面が電界緩和領域内に位置するように、電界緩和領域の幅をゲートトレンチの幅に対して大幅に広くする必要がある。電界緩和領域の幅を広くすると、スイッチングデバイスのオン抵抗が高くなったり、スイッチングデバイスが大型化する等の問題が生じる。
【０００５】
また、電界緩和領域よりも先にゲートトレンチを形成し、ゲートトレンチの底面にｐ型不純物を注入して電界緩和領域を形成する方法も存在する。しかしながら、この製造方法では、電界緩和領域の下端の縦方向の位置（すなわち、半導体基板の厚み方向における位置）がばらつき易いという問題が生じる。すなわち、半導体基板の上面にゲートトレンチを形成するときには、一般に、ゲートトレンチの深さに大きいばらつきが生じる。このため、ゲートトレンチの底面にｐ型不純物を注入して電界緩和領域を形成すると、電界緩和領域の下端の位置が縦方向において大きくばらつく。例えば、図１３のように、ゲートトレンチ１４０の深さＤ１４０にばらつきが存在する場合には、ゲートトレンチ１４０の底面にｐ型不純物を注入して電界緩和領域１３０を形成すると、ゲートトレンチの深さＤ１４０のばらつきの影響によって電界緩和領域１３０の下端の位置Ｄ１３０もばらつく。電界緩和領域の下端の位置が縦方向においてばらつくと、スイッチングデバイスの特性にばらつきが生じる。
【０００６】
したがって、本明細書では、電界緩和領域を高い位置精度で形成する技術を提案する。
【課題を解決するための手段】
【０００７】
本明細書は、スイッチングデバイスの製造方法を提案する。前記スイッチングデバイスが、上面にゲートトレンチを有する半導体基板と、前記ゲートトレンチ内に配置されているとともにゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極と、前記ゲートトレンチの側面で前記ゲート絶縁膜に接しているｎ型のソース領域と、前記ソース領域の下側の前記ゲートトレンチの前記側面で前記ゲート絶縁膜に接しているｐ型のボディ領域と、前記ゲートトレンチの底面で前記ゲート絶縁膜に接しているｐ型の電界緩和領域と、前記ボディ領域の下側の前記ゲートトレンチの前記側面で前記ゲート絶縁膜に接しているとともに前記電界緩和領域の側面と底面に接しているｎ型のドリフト領域、を有する。前記製造方法が、前記ドリフト領域を有する前記半導体基板に前記ソース領域と前記ボディ領域を形成する工程と、前記ドリフト領域を有する前記半導体基板の前記上面に開口部を有するマスクを形成する工程と、前記マスクを形成した後に前記開口部を介して前記半導体基板にｐ型不純物を注入することによって前記ドリフト領域内に前記電界緩和領域を形成する工程と、前記電界緩和領域を形成した後に前記開口部内で前記半導体基板の前記上面をエッチングすることによって前記ゲートトレンチを形成する工程であって前記ゲートトレンチの下側に前記電界緩和領域が残存するように前記ゲートトレンチを形成する工程と、前記ゲートトレンチを形成した後に前記ゲート絶縁膜と前記ゲート電極を形成する工程、を有する。
【０００８】
なお、前記ソース領域と前記ボディ領域を形成する前記工程は、いつ実施されてもよい。例えば、前記ソース領域と前記ボディ領域を形成する前記工程が、前記マスクを形成する前記工程の前に実施されてもよいし、前記ゲート電極を形成する前記工程の後に実施されてもよい。
【０００９】
この製造方法では、マスクの開口部を介して半導体基板にｐ型不純物を注入することによって電界緩和領域を形成した後に、同じマスクの開口部内で半導体基板の上面をエッチングすることによってゲートトレンチを形成する。このため、電界緩和領域とゲートトレンチの横方向における位置ずれを抑制できる。また、この製造方法では、電界緩和領域を形成した後にゲートトレンチを形成するので、電界緩和領域の下端の位置がゲートトレンチの深さばらつきの影響を受けない。このため、電界緩和領域の下端の位置の縦方向におけるばらつきが抑制される。このように、この製造方法によれば、ゲートトレンチに対する電界緩和領域の横方向におけるずれを抑制するとともに電界緩和領域の下端の位置の縦方向におけるばらつきを抑制することができる。すなわち、電界緩和領域を高い位置精度で形成することができる。
【図面の簡単な説明】
【００１０】
実施例のＭＯＳＦＥＴ１０の断面図。
実施例のＭＯＳＦＥＴ１０の製造方法の説明図。
実施例のＭＯＳＦＥＴ１０の製造方法の説明図。
実施例のＭＯＳＦＥＴ１０の製造方法の説明図。
実施例のＭＯＳＦＥＴ１０の製造方法の説明図。
実施例のＭＯＳＦＥＴ１０の製造方法の説明図。
実施例のＭＯＳＦＥＴ１０の製造方法の説明図。
実施例のＭＯＳＦＥＴ１０の製造方法の説明図。
実施例のＭＯＳＦＥＴ１０の電流経路の説明図。
比較例のＭＯＳＦＥＴの電流経路の説明図。
変形例のＭＯＳＦＥＴの断面図。
電界緩和領域のゲートトレンチに対する横方向の位置ずれを示す断面図。
ゲートトレンチの底面にｐ型不純物を注入する場合の電界緩和領域の縦方向の位置のばらつきを示す断面図。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許