特許ウォッチ

公開番号2025117537
公報種別公開特許公報(A)
公開日2025-08-12
出願番号2024205338
出願日2024-11-26
発明の名称貫通ビアを含むイメージセンサーと半導体素子
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H10F 39/12 20250101AFI20250804BHJP()
要約【課題】信頼性が向上されたイメージセンサーを提供する。
【解決手段】貫通ビアを含むイメージセンサーと半導体素子を提供する。イメージセンサーは、第1基板、これを覆う第1層間絶縁膜、そして前記第1層間絶縁膜内に配置される第1配線と第1ランディング配線を含む第1半導体チップ、複数の受光領域を含む第2基板、これを覆う第2層間絶縁膜、及び前記第2層間絶縁膜内に配置される第2配線を含み、前記第1半導体チップの上に配置される第2半導体チップ、前記第1基板を貫通して前記第1ランディング配線と接する第1貫通ビア、及び前記第1ランディング配線内に配置され、前記第1貫通ビアと重畳される少なくとも1つの第1マークパターンを含む。
【選択図】図4

特許請求の範囲【請求項１】
第１基板、これを覆う第１層間絶縁膜、そして前記第１層間絶縁膜内に配置される第１配線と第１ランディング配線を含む第１半導体チップと、
複数の受光領域を含む第２基板、これを覆う第２層間絶縁膜、及び前記第２層間絶縁膜内に配置される第２配線を含み、前記第１半導体チップの上に配置される第２半導体チップと、
前記第１基板を貫通して前記第１ランディング配線と接する第１貫通ビアと、
前記第１ランディング配線内に配置され、前記第１貫通ビアと重畳される少なくとも１つの第１マークパターンと、を含むイメージセンサー。
続きを表示（約 2,000 文字）【請求項２】
前記第１マークパターンは、前記第１貫通ビアと接する請求項１に記載のイメージセンサー。
【請求項３】
前記第１貫通ビアの一部は、前記第１ランディング配線内に挿入されて前記第１ランディング配線の内部側壁と接する請求項１に記載のイメージセンサー。
【請求項４】
前記第１半導体チップは、前記第１基板の下面を覆う第１下部絶縁膜、及び前記第１下部絶縁膜内に配置され、前記第１貫通ビアと接する第１ボンディングパッドをさらに含み、
前記イメージセンサーは、前記第１半導体チップの下に配置される第３半導体チップをさらに含み、
前記第３半導体チップは、第３基板、これを覆い、前記第１下部絶縁膜と接する第３層間絶縁膜、前記第３層間絶縁膜内に配置される第３配線、そして前記第３層間絶縁膜の上端に配置され、前記第１ボンディングパッドと接する第２ボンディングパッドを含む請求項１に記載のイメージセンサー。
【請求項５】
前記第２層間絶縁膜は、前記第２基板の下に配置され、前記第１層間絶縁膜の上面と接し、
前記第２半導体チップは、前記受光領域の各々で前記第２基板の下面に配置される転送ゲート、及び前記転送ゲートの横で前記第２基板内に配置される浮遊拡散領域をさらに含み、
前記第１半導体チップは、前記第１基板の上に配置されるソースフォロワーゲートをさらに含み、
前記第１配線の中で一部と前記第２配線の中で一部は、前記浮遊拡散領域を前記ソースフォロワーゲートに連結させる請求項１に記載のイメージセンサー。
【請求項６】
前記第１半導体チップは、前記第１層間絶縁膜内に配置され、前記第１ランディング配線と離隔される第２ランディング配線をさらに含み、
前記第２層間絶縁膜は、前記第２基板の下に配置され、前記第１層間絶縁膜の上面と接し、
前記第２基板は、主要領域と縁領域を含み、
前記第２半導体チップは、
前記第２基板内に配置され、前記受光領域を分離させる深い分離部と、
前記第２基板の上に配置されるカラーフィルターアレイと、
前記カラーフィルターアレイの上に配置されるマイクロレンズアレイと、をさらに含み、
前記イメージセンサーは、
前記縁領域で前記第２基板と前記第２層間絶縁膜及び前記第１層間絶縁膜の一部を貫通して前記第２ランディング配線と接する第２貫通ビアと、
前記第２ランディング配線内に配置される少なくとも１つの第２マークパターンと、をさらに含む請求項１に記載のイメージセンサー。
【請求項７】
前記深い分離部は、
分離導電パターンと、
前記分離導電パターンと前記第２基板との間に介在される分離絶縁膜と、を含み、
前記第２半導体チップは、
前記縁領域で前記第２基板の一部と前記深い分離部の一部を貫通して前記分離導電パターンと接する背面コンタクトパターンと、
前記第２基板の上に配置され、前記背面コンタクトパターンを前記第２貫通ビアに連結させる背面配線と、をさらに含む請求項６記載のイメージセンサー。
【請求項８】
前記第２層間絶縁膜は、前記第２基板の下に配置され、
前記第１半導体チップは、
前記第１基板の上に配置され、前記第２層間絶縁膜の下面と接する上部絶縁膜と、
前記第１基板の下に配置されるソースフォロワーゲートと、
前記上部絶縁膜の上端に配置され、前記第１貫通ビアと連結される第１ボンディングパッドと、をさらに含み、
前記第２半導体チップは、前記第２層間絶縁膜の下端に配置され、前記第１ボンディングパッドと接する第２ボンディングパッドをさらに含む請求項１に記載のイメージセンサー。
【請求項９】
前記第１マークパターンは、前記第１ランディング配線と異なる物質を含む請求項１に記載のイメージセンサー。
【請求項１０】
第１基板、これを覆う第１層間絶縁膜、そして前記第１層間絶縁膜内に配置される第１配線及び第１ランディング配線を含む第１半導体チップと、
複数の受光領域を含む第２基板、これを覆う第２層間絶縁膜及び前記第２層間絶縁膜内に配置される第２配線を含み、前記第１半導体チップの上に配置される第２半導体チップと、
前記第１基板を貫通して前記第１ランディング配線と接する第１貫通ビアと、を含み、
前記第１ランディング配線は、前記第１貫通ビアと接するパッド部を含み、
前記パッド部は、平面視において十字形状又はライン形状を有し、
前記第１貫通ビアは、前記パッド部の上面と側面を同時に覆うイメージセンサー。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明はイメージセンサー及び半導体素子に関し、さらに詳細には貫通ビアを含むイメージセンサーと半導体素子に関するものである。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
イメージセンサーは光学画像（Ｏｐｔｉｃａｌｉｍａｇｅ）を電気信号に変換する半導体素子である。前記イメージセンサーはＣＣＤ（Ｃｈａｒｇｅｃｏｕｐｌｅｄｄｅｖｉｃｅ）型及びＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）型に分類されることができる。前記ＣＭＯＳ型イメージセンサーはＣＩＳ（ＣＭＯＳｉｍａｇｅｓｅｎｓｏｒ）と略称される。前記ＣＩＳは２次元的に配列された複数の画素を具備する。前記画素の各々はフォトダイオードＰＤ（ｐｈｏｔｏｄｉｏｄｅ）を含む。前記フォトダイオードは入射される光を電気信号に変換する役割をする。
【先行技術文献】
【特許文献】
【０００３】
米国特許第１１，５９４，５７１Ｂ２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は信頼性が向上されたイメージセンサーを提供することにある。
【０００５】
本発明が解決しようとする課題は信頼性が向上された半導体素子を提供することにある。
【０００６】
本発明が解決しようとする課題は以上で言及した課題に制限されず、言及されないその他の課題が下の記載から当業者に明確に理解されることになる。
【課題を解決するための手段】
【０００７】
前記課題を達成するための本発明によるイメージセンサーは、第１基板、これを覆う第１層間絶縁膜、そして前記第１層間絶縁膜内に配置される第１配線と第１ランディング配線を含む第１半導体チップ、複数の受光領域を含む第２基板、これを覆う第２層間絶縁膜及び前記第２層間絶縁膜内に配置される第２配線を含み、前記第１半導体チップの上に配置される第２半導体チップ、前記第１基板を貫通して前記第１ランディング配線と接する第１貫通ビア、及び前記第１ランディング配線内に配置され、前記第１貫通ビアと重畳される少なくとも１つの第１マークパターンを含む。
【０００８】
本発明の一実施形態によるイメージセンサーは、第１基板、これを覆う第１層間絶縁膜、そして前記第１層間絶縁膜内に配置される第１配線及び第１ランディング配線を含む第１半導体チップ、複数の受光領域を含む第２基板、これを覆う第２層間絶縁膜及び前記第２層間絶縁膜内に配置される第２配線を含み、前記第１半導体チップの上に配置される第２半導体チップ、及び前記第１基板を貫通して前記第１ランディング配線と接する第１貫通ビアを含み、前記第１ランディング配線は前記第１貫通ビアと接するパッド部を含み、前記パッド部は平面視において十字形状又はライン形状を有し、前記第１貫通ビアは前記パッド部の上面と側面を同時に覆う。
【０００９】
前記他の課題を達成するための本発明による半導体素子は、第１基板、これを覆う第１層間絶縁膜、そして前記第１層間絶縁膜内に配置される第１配線と第１ランディング配線を含む第１半導体チップ、第２基板、これを覆う第２層間絶縁膜及び前記第２層間絶縁膜内に配置される第２配線を含み、前記第１半導体チップの上に配置される第２半導体チップ、前記第１基板を貫通して前記第１ランディング配線と接する第１貫通ビア、及び前記第１ランディング配線内に配置され、前記第１貫通ビアと重畳される少なくとも１つの第１マークパターンを含む。
【発明の効果】
【００１０】
本発明のイメージセンサーと半導体素子ではランディング配線が貫通ビアと接するマークパターンを含むので、貫通ビアのための貫通ビアホールを形成する時、前記マークパターンの露出の有無によってビアホールのノットオープンの可否を確認することができる。したがって、貫通ビアホールのノットオープン問題を解決してイメージセンサーと半導体素子の信頼性が向上されることができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許