特許ウォッチ

公開番号2025104248
公報種別公開特許公報(A)
公開日2025-07-09
出願番号2024186153
出願日2024-10-22
発明の名称メモリ回路、抵抗型不揮発性メモリ及びその操作方法
出願人いー叡電子股ふん有限公司
代理人個人,個人,個人
主分類H10B 63/00 20230101AFI20250702BHJP()
要約【課題】抵抗型不揮発性メモリを提供する。
【解決手段】少なくとも1つのビット線に電気的に接続される少なくとも1つの抵抗変化型電界効果トランジスタと、ゲート電極のない電界効果トランジスタで構成され、両端がそれぞれソース線及び少なくとも1つの抵抗変化型電界効果トランジスタに電気的に接続される単極ソース/チャネル/ドレインダイオードと、を含む抵抗型不揮発性メモリ。
【選択図】図7A
特許請求の範囲【請求項１】
少なくとも１つのビット線に電気的に接続される少なくとも１つの抵抗変化型電界効果トランジスタと、
ゲート電極のない電界効果トランジスタで構成され、両端がそれぞれソース線及び前記少なくとも１つの抵抗変化型電界効果トランジスタに電気的に接続される単極ソース／チャネル／ドレインダイオードと、
を含む抵抗型不揮発性メモリ。
続きを表示（約 2,200 文字）【請求項２】
前記少なくとも１つの抵抗変化型電界効果トランジスタは、ゲートが前記少なくとも１つのビット線に電気的に接続され、第１の端がフローティングであり、前記単極ソース／チャネル／ドレインダイオードは、両端がそれぞれ前記ソース線及び前記少なくとも１つの抵抗変化型電界効果トランジスタの第２の端に電気的に接続され、前記単極ソース／チャネル／ドレインダイオードは、ｎｐｎ型ダイオード又はｎｉｎ型ダイオードである請求項１に記載の抵抗型不揮発性メモリ。
【請求項３】
前記単極ソース／チャネル／ドレインダイオードは、
フローティングダミーゲートと、
それぞれ前記フローティングダミーゲートの対向する両側に位置する第１のソース／ドレイン拡散領域及び第２のソース／ドレイン拡散領域と、
を含み、
前記第１のソース／ドレイン拡散領域は、コンタクトプラグの一端に接触し、前記コンタクトプラグの他端は、前記ソース線に接触する請求項２に記載の抵抗型不揮発性メモリ。
【請求項４】
前記単極ソース／チャネル／ドレインダイオードと前記少なくとも１つの抵抗変化型電界効果トランジスタは、前記第２のソース／ドレイン拡散領域を共用し、前記少なくとも１つの抵抗変化型電界効果トランジスタは、
前記少なくとも１つの抵抗変化型電界効果トランジスタの前記ゲートに直接接触するシャロートレンチアイソレーションを含み、
前記シャロートレンチアイソレーション及び前記第２のソース／ドレイン拡散領域は、それぞれ前記少なくとも１つの抵抗変化型電界効果トランジスタの前記ゲートの対向する両側に位置し、前記シャロートレンチアイソレーションは、前記少なくとも１つの抵抗変化型電界効果トランジスタの前記第１の端として機能し、前記第２のソース／ドレイン拡散領域は、前記少なくとも１つの抵抗変化型電界効果トランジスタの前記第２の端として機能する請求項３に記載の抵抗型不揮発性メモリ。
【請求項５】
前記単極ソース／チャネル／ドレインダイオードは、両端がそれぞれ前記ソース線及び前記少なくとも１つの抵抗変化型電界効果トランジスタのゲートに電気的に接続され、前記少なくとも１つの抵抗変化型電界効果トランジスタは、第１の端がフローティングであり、第２の端が前記少なくとも１つのビット線に電気的に接続され、前記単極ソース／チャネル／ドレインダイオードは、ｐｎｐ型ダイオード又はｐｉｐ型ダイオードである請求項１に記載の抵抗型不揮発性メモリ。
【請求項６】
前記単極ソース／チャネル／ドレインダイオードは、
フローティングダミーゲートと、
それぞれ前記フローティングダミーゲートの対向する両側に位置する第１のソース／ドレイン拡散領域及び第２のソース／ドレイン拡散領域と、
を含む請求項５に記載の抵抗型不揮発性メモリ。
【請求項７】
互いに電気的に絶縁する第１の導電層及び第２の導電層と、
両端がそれぞれ前記第１のソース／ドレイン拡散領域及び前記第１の導電層に接触する第１のコンタクトプラグと、
両端がそれぞれ前記第１の導電層及び前記ソース線に接触する第２のコンタクトプラグと、
両端がそれぞれ前記第２のソース／ドレイン拡散領域及び前記第２の導電層に接触する第３のコンタクトプラグと、
両端がそれぞれ前記少なくとも１つの抵抗変化型電界効果トランジスタの前記ゲート及び前記第２の導電層に接触する第４のコンタクトプラグと、
を更に含む請求項６に記載の抵抗型不揮発性メモリ。
【請求項８】
前記少なくとも１つの抵抗変化型電界効果トランジスタは、
前記少なくとも１つの抵抗変化型電界効果トランジスタの前記ゲートに直接接触し、前記少なくとも１つの抵抗変化型電界効果トランジスタの前記第１の端として機能するシャロートレンチアイソレーションと、
前記シャロートレンチアイソレーションとそれぞれ前記少なくとも１つの抵抗変化型電界効果トランジスタの前記ゲートの対向する両側に位置し、前記少なくとも１つの抵抗変化型電界効果トランジスタの前記第２の端として機能する第３のソース／ドレイン拡散領域と、
を含む請求項７に記載の抵抗型不揮発性メモリ。
【請求項９】
両端がそれぞれ前記第３のソース／ドレイン拡散領域及び前記少なくとも１つのビット線に接触する第５のコンタクトプラグを更に含む請求項８に記載の抵抗型不揮発性メモリ。
【請求項１０】
アレイ状に配列され、それぞれ抵抗型不揮発性メモリを含む複数のメモリセルを備えるメモリ回路であって、前記抵抗型不揮発性メモリは、
少なくとも１つのビット線に電気的に接続される少なくとも１つの抵抗変化型電界効果トランジスタと、
ゲート電極のない電界効果トランジスタで構成され、両端がそれぞれソース線及び前記少なくとも１つの抵抗変化型電界効果トランジスタに電気的に接続される単極ソース／チャネル／ドレインダイオードと、を含むメモリ回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、記憶回路及びその操作方法に関し、特に、メモリ回路、抵抗型不揮発性メモリ及びその操作方法に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
ムーアの法則の発展速度に伴い、各種の組み込み型メモリは、ファウンドリで量産されるようになる。多くの適用分野において、半導体メモリは、様々な電子製品に広く適用されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の組み込みメモリは、相補型金属酸化膜半導体（ＣＭＯＳ）技術のフロントエンドプロセス及びバックエンドプロセスで形成されるため、フォトマスク及び製造工程の数が増え、コストが高くなる。また、従来の組み込みメモリの技術では、何れも３端子能動素子を制御トランジスタとして採用し、別にワード線及び関連回路を必要とするので、消費電力が増加し、面積が大き過ぎることになる。
【課題を解決するための手段】
【０００４】
本発明は、背景技術の問題を改善するメモリ回路、抵抗型不揮発性メモリ及びその操作方法を提案する。
【０００５】
本発明の幾つかの実施例において、本発明は、少なくとも１つのビット線に電気的に接続される少なくとも１つの抵抗変化型電界効果トランジスタと、ゲート電極のない電界効果トランジスタで構成され、両端がそれぞれソース線及び少なくとも１つの抵抗変化型電界効果トランジスタに電気的に接続される単極ソース／チャネル／ドレインダイオードと、を含む抵抗型不揮発性メモリを提案する。
【０００６】
本発明の幾つかの実施例において、少なくとも１つの抵抗変化型電界効果トランジスタは、ゲートが少なくとも１つのビット線に電気的に接続され、第１の端がフローティングであり、単極ソース／チャネル／ドレインダイオードは、両端がそれぞれソース線及び少なくとも１つの抵抗変化型電界効果トランジスタの第２の端に電気的に接続され、単極ソース／チャネル／ドレインダイオードは、ｎｐｎ型ダイオード又はｎｉｎ型ダイオードである。
【０００７】
本発明の幾つかの実施例において、単極ソース／チャネル／ドレインダイオードは、フローティングダミーゲートと、それぞれフローティングダミーゲートの対向する両側に位置する第１のソース／ドレイン拡散領域及び第２のソース／ドレイン拡散領域と、を含み、第１のソース／ドレイン拡散領域は、コンタクトプラグの一端に接触し、コンタクトプラグの他端は、ソース線に接触する。
【０００８】
本発明の幾つかの実施例において、単極ソース／チャネル／ドレインダイオードと少なくとも１つの抵抗変化型電界効果トランジスタは、第２のソース／ドレイン拡散領域を共用し、少なくとも１つの抵抗変化型電界効果トランジスタは、少なくとも１つの抵抗変化型電界効果トランジスタのゲートに直接接触するシャロートレンチアイソレーションを含み、シャロートレンチアイソレーション及び第２のソース／ドレイン拡散領域は、それぞれ少なくとも１つの抵抗変化型電界効果トランジスタのゲートの対向する両側に位置し、シャロートレンチアイソレーションは、少なくとも１つの抵抗変化型電界効果トランジスタの第１の端として機能し、第２のソース／ドレイン拡散領域は、少なくとも１つの抵抗変化型電界効果トランジスタの第２の端として機能する。
【０００９】
本発明の幾つかの実施例において、単極ソース／チャネル／ドレインダイオードは、両端がそれぞれソース線及び少なくとも１つの抵抗変化型電界効果トランジスタのゲートに電気的に接続され、少なくとも１つの抵抗変化型電界効果トランジスタは、第１の端がフローティングであり、第２の端が少なくとも１つのビット線に電気的に接続され、単極ソース／チャネル／ドレインダイオードは、ｐｎｐ型ダイオード又はｐｉｐ型ダイオードである。
【００１０】
本発明の幾つかの実施例において、単極ソース／チャネル／ドレインダイオードは、フローティングダミーゲートと、それぞれフローティングダミーゲートの対向する両側に位置する第１のソース／ドレイン拡散領域及び第２のソース／ドレイン拡散領域と、を含む。
（【００１１】以降は省略されています）

関連特許