特許ウォッチ

公開番号2024167649
公報種別公開特許公報(A)
公開日2024-12-04
出願番号2023083868
出願日2023-05-22
発明の名称スイッチング素子の製造方法
出願人株式会社デンソー
代理人弁理士法人快友国際特許事務所
主分類H01L 21/336 20060101AFI20241127BHJP(基本的電気素子)
要約【課題】底部注入領域を有するスイッチング素子を製造する技術において、スイッチング素子の微細化を可能とするとともにチャネル領域への不純物注入を抑制する。
【解決手段】スイッチング素子の製造方法であって、前記第1n型領域が露出している範囲内の半導体基板の表面に深さが前記第1n型領域の厚さ以下であるトレンチ(14)を形成する工程と、前記トレンチの底面にp型またはn型の不純物を注入することによって前記第2n型領域内に不純物注入領域(38)を形成する工程と、前記トレンチの底面をエッチングすることによって前記トレンチの底面に前記不純物注入領域が露出するように前記トレンチの深さを増加させる工程、を有する製造方法。
【選択図】図4
特許請求の範囲【請求項１】
スイッチング素子の製造方法であって、
表面に露出する範囲に第１ｎ型領域（３０）が設けられており、前記第１ｎ型領域の下部にｐ型のボディ領域（３４）が設けられており、前記ボディ領域の下部に第２ｎ型領域（３６）が設けられた半導体基板を準備する工程と、
前記第１ｎ型領域が露出している範囲内の前記表面に、深さが前記第１ｎ型領域の厚さ以下であるトレンチ（１４）を形成する工程と、
前記トレンチの底面にｐ型またはｎ型の不純物を注入することによって、前記第２ｎ型領域内に不純物注入領域（３８）を形成する工程と、
前記不純物注入領域を形成した後に、前記トレンチの底面をエッチングすることによって前記トレンチの底面に前記不純物注入領域が露出するように前記トレンチの深さを増加させる工程と、
前記トレンチの底面に前記不純物注入領域を露出させた後に、前記トレンチの内面を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を形成した後に、前記トレンチ内にゲート電極を形成する工程、
を有する製造方法。

発明の詳細な説明【技術分野】
【０００１】
本明細書に開示の技術は、スイッチング素子の製造方法に関する。
続きを表示（約 3,000 文字）【０００２】
特許文献１には、トレンチ型ゲート構造を有するスイッチング素子の製造方法が開示されている。この製造方法では、ｎ型のソース領域とｐ型のボディ領域を有する半導体基板を準備する。この製造方法では、半導体基板の表面にソース領域を貫通してボディ領域に達するトレンチを形成する。次に、トレンチの側面を覆う側壁絶縁膜を形成する。次に、トレンチの底面に不純物を注入して、トレンチの底面の周辺に底部注入領域を形成する。次に、側壁絶縁膜を除去し、トレンチ内にゲート絶縁膜とゲート電極を形成する。トレンチ型ゲート構造を有するスイッチング素子においては、トレンチの側面のうちのボディ領域の範囲は、スイッチング素子の動作時にチャネルが形成される領域（以下、チャネル領域という）である。特許文献１の製造方法では、底部注入領域に対する注入工程において、側壁絶縁膜によってチャネル領域への不純物の注入が抑制される。このため、特許文献１の製造方法によれば、スイッチング素子の特性のばらつきを抑制できる。なお、特許文献１では底部注入領域にｎ型不純物が注入されるが、底部注入領域にｐ型不純物が注入される場合もある。この場合でも、チャネル領域への不純物の注入を抑制することで、スイッチング素子の特性のばらつきを抑制できる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－０２７２５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、トレンチの底面に対する不純物注入において、側壁絶縁膜によって注入範囲が制限される。このため、幅が広い底部注入領域を形成するためには、予め幅が広いトレンチを形成しておく必要である。したがって、この技術では、スイッチング素子の微細化が困難である。
【０００５】
また、他の製造方法として、トレンチを形成する前に高エネルギーで不純物を注入し、深い位置に底部注入領域を形成する技術が存在する。底部注入領域を形成した後に、半導体基板の表面にトレンチを形成し、トレンチの底面に底部注入領域を露出させる。この製造方法でも、トレンチの底面周辺に底部注入領域が設けられたスイッチング素子を製造できる。しかしながら、この製造方法では、高エネルギーのイオン注入を実施するために特殊なイオン注入装置が必要となる。また、高エネルギーのイオン注入では単位時間当たりに注入可能な不純物量が低いので、イオン注入工程に時間を要する。このため、この製造方法では、スイッチング素子の製造コストが高くなる。
【０００６】
本明細書では、底部注入領域を有するスイッチング素子を製造する技術であって、スイッチング素子の微細化が可能であり、チャネル領域への不純物注入を容易に抑制できる技術を提案する。
【課題を解決するための手段】
【０００７】
スイッチング素子の製造方法であって、半導体基板準備工程と、トレンチ形成工程と、不純物注入工程と、トレンチ深さ増加工程と、ゲート絶縁膜形成工程と、ゲート電極形成工程を有する。前記半導体基板準備工程では、表面に露出する範囲に第１ｎ型領域が設けられており、前記第１ｎ型領域の下部にｐ型のボディ領域が設けられており、前記ボディ領域の下部に第２ｎ型領域が設けられた半導体基板を準備する。前記トレンチ形成工程では、前記第１ｎ型領域が露出している範囲内の前記表面に、深さが前記第１ｎ型領域の厚さ以下であるトレンチを形成する。前記不純物注入工程では、前記トレンチの底面にｐ型またはｎ型の不純物を注入することによって、前記第２ｎ型領域内に不純物注入領域を形成する。前記トレンチ深さ増加工程では、前記不純物注入領域を形成した後に、前記トレンチの底面をエッチングすることによって前記トレンチの底面に前記不純物注入領域が露出するように前記トレンチの深さを増加させる。前記ゲート絶縁膜形成工程では、前記トレンチの底面に前記不純物注入領域を露出させた後に、前記トレンチの内面を覆うゲート絶縁膜を形成する。前記ゲート電極形成工程では、前記ゲート絶縁膜を形成した後に、前記トレンチ内にゲート電極を形成する。
【０００８】
この製造方法では、深さが第１ｎ型領域の厚さ以下であるトレンチを形成し、その後、トレンチの底面に不純物を注入することによって第２ｎ型領域内に不純物注入領域を形成する。不純物注入領域の形成位置は半導体基板の表面に対して深い位置であるが、トレンチが形成されているので、比較的低い注入エネルギーで不純物注入領域を形成できる。また、トレンチの深さが第１ｎ型領域の厚さ以下であるので、ボディ領域内のチャネル領域への不純物の注入が抑制される。不純物注入領域の形成後に、トレンチの底面に不純物注入領域が露出するようにトレンチの深さを増加させる。その後、ゲート絶縁膜とゲート電極を形成することで、トレンチの底部に不純物注入領域を有するゲート構造が完成する。このように、この製造方法によれば、チャネル領域への不純物の注入を抑制でき、スイッチング素子の特性のばらつきを抑制できる。また、この製造方法によれば、比較的低い注入エネルギーで不純物注入領域を形成でき、容易にゲート構造を形成できる。また、この製造方法によれば、トレンチの幅が狭くても不純物注入領域を形成できるので、スイッチング素子を微細化できる。
【図面の簡単な説明】
【０００９】
スイッチング素子１０の断面図。
実施形態の製造方法の説明図。
実施形態の製造方法の説明図。
実施形態の製造方法の説明図。
実施形態の製造方法の説明図。
実施形態の製造方法の説明図。
実施形態の製造方法の説明図。
実施形態の製造方法の説明図。
比較例１の製造方法の説明図。
比較例２の製造方法の説明図。
【発明を実施するための形態】
【００１０】
図１に示すスイッチング素子１０は、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）である。スイッチング素子１０は、ＳｉＣ（炭化シリコン）により構成された半導体基板１２を有している。なお、半導体基板１２が、シリコン等の他の半導体材料により構成されていてもよい。半導体基板１２の上面１２ａには、複数のトレンチ１４が設けられている。各トレンチ１４の内面は、ゲート絶縁膜１６によって覆われている。各トレンチ１４内にゲート電極１８が配置されている。各ゲート電極１８は、ゲート絶縁膜１６によって半導体基板１２から絶縁されている。半導体基板１２の上部に、層間絶縁膜２０と上部電極２２が設けられている。層間絶縁膜２０は、各ゲート電極１８の上面を覆っている。上部電極２２は、半導体基板１２の上面１２ａと層間絶縁膜２０を覆っている。上部電極２２は、層間絶縁膜２０によって各ゲート電極１８から絶縁されている。上部電極２２は、層間絶縁膜２０が存在しない位置で半導体基板１２の上面１２ａに接している。半導体基板１２の下部には、下部電極２４が設けられている。下部電極２４は、半導体基板１２の下面１２ｂに接している。
（【００１１】以降は省略されています）

関連特許