特許ウォッチ

公開番号2025127711
公報種別公開特許公報(A)
公開日2025-09-02
出願番号2024024577
出願日2024-02-21
発明の名称電源回路および制御装置
出願人株式会社デンソーテン
代理人弁理士法人酒井国際特許事務所
主分類H02M 3/155 20060101AFI20250826BHJP(電力の発電,変換,配電)
要約【課題】電源効率を向上させることができる電源回路および制御装置を提供する。
【解決手段】実施形態に係る電源回路は、ハイサイドMOSFET(Metal Oxide Semiconductor Field-Effect Transistor)およびローサイドMOSFETと、電圧印加回路とを備える。ハイサイドMOSFETおよびローサイドMOSFETは、電源とグランドとの間に直列に接続される。ハイサイドMOSFETおよびローサイドMOSFETは、交互にオンするように制御される。電圧印加回路は、ハイサイドMOSFETがオフされる場合に、ハイサイドMOSFETのゲートに負電圧を印加する。
【選択図】図1
特許請求の範囲【請求項１】
電源とグランドとの間に直列に接続され、交互にオンするように制御されるハイサイドＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）およびローサイドＭＯＳＦＥＴと、
前記ハイサイドＭＯＳＦＥＴがオフされる場合に、前記ハイサイドＭＯＳＦＥＴのゲートに負電圧を印加する電圧印加回路と
を備える電源回路。
続きを表示（約 540 文字）【請求項２】
前記ハイサイドＭＯＳＦＥＴは、ドレインが前記電源に接続され、
前記ローサイドＭＯＳＦＥＴは、ドレインが前記ハイサイドＭＯＳＦＥＴのソースに接続され、ソースが前記グランドに接続され、
前記電圧印加回路は、前記ハイサイドＭＯＳＦＥＴと前記ローサイドＭＯＳＦＥＴとの接続点と前記グランドとの間に直列に接続されるコンデンサとダイオードとを含み、
前記コンデンサの低圧側の端子電圧を前記ハイサイドＭＯＳＦＥＴのゲートに印加する
請求項１に記載の電源回路。
【請求項３】
前記電圧印加回路は、
前記コンデンサと前記グランドとの間に、前記ダイオードと並列に接続される抵抗を備える
請求項２に記載の電源回路。
【請求項４】
電源とグランドとの間に直列に接続されるハイサイドＭＯＳＦＥＴおよびローサイドＭＯＳＦＥＴと、
前記ハイサイドＭＯＳＦＥＴと前記ローサイドＭＯＳＦＥＴとが交互にオンするように制御するコントローラと、
前記コントローラによって前記ハイサイドＭＯＳＦＥＴがオフされる場合に、前記ハイサイドＭＯＳＦＥＴのゲートに負電圧を印加する電圧印加回路と
を備える制御装置。

発明の詳細な説明【技術分野】
【０００１】
開示の実施形態は、電源回路および制御装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
電源回路では降圧／同期型ＤＣＤＣコンバータが広く用いられる（例えば、特許文献１参照）。降圧／同期型ＤＣＤＣコンバータは、ハイサイドＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）とローサイドのＭＯＳＦＥＴを交互にオンさせることにより電源効率を上げる。
【０００３】
ただし、降圧／同期型ＤＣＤＣコンバータは、ハイサイドＭＯＳＦＥＴがオンする時間とローサイドＭＯＳＦＥＴがオンする時間とが一部でも重なり、同時にオンする状態が発生すると貫通電流が流れてＭＯＳＦＥＴが破損する。
【０００４】
このため、降圧／同期型ＤＣＤＣコンバータは、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴが同時にオンしないように、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとが共にオフにするデッドタイムが設けられる。これはＤＣＤＣコンバータに限らず、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴのオン、オフを交互に切り替える任意の回路にいえることである。
【先行技術文献】
【特許文献】
【０００５】
特開２００２－４４９４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、電源回路は、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴが同時オンしないように設定されるデッドタイム時間が長くなると、電源効率が低下する。また、一般的なＭＯＳＦＥＴの駆動回路は、ＭＯＳＦＥＴをオンからオフにするまでの時間（オフ側の時間）がＭＯＳＦＥＴをオフからオンにするまでの時間（オン側の時間）よりも長くなる傾向がある。このため、電源回路は、オフ側の時間に律速してデッドタイム時間を決める必要があるので、電源効率を向上させることが容易でない。
【０００７】
実施形態の一態様は、上記に鑑みてなされたものであって、電源効率を向上させることができる電源回路および制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
実施形態の一態様に係る電源回路は、ハイサイドＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）およびローサイドＭＯＳＦＥＴと、電圧印加回路とを備える。前記ハイサイドＭＯＳＦＥＴおよび前記ローサイドＭＯＳＦＥＴは、電源とグランドとの間に直列に接続される。前記ハイサイドＭＯＳＦＥＴおよび前記ローサイドＭＯＳＦＥＴは、交互にオンするように制御される。前記電圧印加回路は、前記ハイサイドＭＯＳＦＥＴがオフされる場合に、前記ハイサイドＭＯＳＦＥＴのゲートに負電圧を印加する。
【発明の効果】
【０００９】
実施形態に係る電源回路および制御装置は、ハイサイドＭＯＳＦＥＴがオフされる場合、電圧印加回路がなければハイサイドＭＯＳＦＥＴのゲートに０Ｖが印加されるところを、ゲートに負電圧をすることでハイサイドＭＯＳＦＥＴのオフ側の時間を短縮できる。
【００１０】
これにより、電源回路は、オフ側の時間に律速して決定されるデッドタイムを短縮することで、ハイサイドＭＯＳＦＥＴおよびローサイドＭＯＳＦＥＴがともにオフになる時間が短くなるので、電源効率を向上させることができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許