特許ウォッチ

公開番号2025112370
公報種別公開特許公報(A)
公開日2025-08-01
出願番号2024006547
出願日2024-01-19
発明の名称半導体装置の製造方法および製造システム
出願人東京エレクトロン株式会社
代理人弁理士法人酒井国際特許事務所
主分類H01L 21/31 20060101AFI20250725BHJP(基本的電気素子)
要約【課題】エアギャップの上に他の膜が形成された場合でもエアギャップの形状を維持する。
【解決手段】半導体装置の製造方法であって、工程a)と、工程b)と、工程c)と、工程d)とを含む。工程a)では、基板に形成された凹部内に犠牲材料が埋め込まれる。工程b)では、犠牲材料が埋め込まれた凹部が第1の封止膜で覆われる。工程c)では、基板を加熱する処理と、基板にプラズマを照射する処理の少なくともいずれかを行うことにより、凹部内の犠牲材料を分解し、第1の封止膜を介して凹部内の犠牲材料が除去される。工程d)では、第1の封止膜の上に、第2の封止膜が形成される。
【選択図】図5
特許請求の範囲【請求項１】
ａ）基板に形成された凹部内に犠牲材料を埋め込む工程と、
ｂ）前記犠牲材料が埋め込まれた前記凹部を第１の封止膜で覆う工程と、
ｃ）前記基板を加熱する処理と、前記基板にプラズマを照射する処理の少なくともいずれかを行うことにより、前記凹部内の犠牲材料を分解し、前記第１の封止膜を介して前記凹部内の前記犠牲材料を除去する工程と、
ｄ）前記第１の封止膜の上に、第２の封止膜を形成する工程と
を含む半導体装置の製造方法。
続きを表示（約 1,200 文字）【請求項２】
前記第１の封止膜の厚さは、１．６ｎｍ以上かつ２．４ｎｍ以下の厚さである請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程ｂ）では、前記基板の温度が室温に制御される請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第２の封止膜の厚さは、１．２ｎｍ以上の厚さである請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第１の封止膜および前記第２の封止膜は、シリコン含有膜である請求項１に記載の半導体装置の製造方法。
【請求項６】
前記第１の封止膜および前記第２の封止膜は、シリコン酸化膜またはシリコン窒化膜である請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第２の封止膜は、ＤＩＰＡＳ（DiIsoPropylAminoSilane）のガスを用いて形成される請求項６に記載の半導体装置の製造方法。
【請求項８】
ｅ）前記工程ｂ）と前記工程ｃ）の間に実行される工程であって、前記基板を加熱する処理と、前記基板にプラズマを照射する処理の少なくともいずれかを行うことにより、前記基板上の前記犠牲材料の少なくとも一部を除去する工程
をさらに含む請求項１に記載の半導体装置の製造方法。
【請求項９】
前記犠牲材料は、熱分解可能な有機材料であって、
前記工程ａ）では、基板が搬入されたチャンバ内に第１のモノマーおよび第２のモノマーのガスを供給し、前記第１のモノマーおよび前記第２のモノマーの蒸着重合により、前記凹部内に前記犠牲材料を埋め込み、
前記第１のモノマーは、イソシアネートであり、
前記第２のモノマーは、アミンであり、
前記犠牲材料には尿素結合が含まれる請求項１に記載の半導体装置の製造方法。
【請求項１０】
第１の処理装置と、
第２の処理装置と、
第３の処理装置と、
第４の処理装置と、
前記第１の処理装置、前記第２の処理装置、前記第３の処理装置、および前記第４の処理装置を制御する制御装置と
を備え、
前記制御装置は、
ａ）前記第１の処理装置を用いて、基板に形成された凹部内に犠牲材料を埋め込む工程と、
ｂ）前記第２の処理装置を用いて、前記犠牲材料が埋め込まれた前記凹部を第１の封止膜で覆う工程と、
ｃ）前記第３の処理装置を用いて、前記基板を加熱する処理と、前記基板にプラズマを照射する処理の少なくともいずれかを行うことにより、前記凹部内の犠牲材料を分解し、前記第１の封止膜を介して前記凹部内の前記犠牲材料を除去する工程と、
ｄ）前記第４の処理装置を用いて、前記第１の封止膜の上に、第２の封止膜を形成する工程と
を実行する半導体装置の製造システム。

発明の詳細な説明【技術分野】
【０００１】
本開示の種々の側面および実施形態は、半導体装置の製造方法および製造システムに関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
例えば下記特許文献１には、「凹部が形成された基板上に、熱分解可能な有機材料を積層する第１の積層工程と、前記有機材料の上にシリコン窒化膜を積層する第２の積層工程と、前記基板を予め定められた温度に加熱することにより前記有機材料を熱分解させ、前記シリコン窒化膜の下層の前記有機材料を、前記シリコン窒化膜を介して脱離させることにより、前記シリコン窒化膜と前記凹部との間にエアギャップを形成する脱離工程とを含み、前記第２の積層工程では、前記基板の温度が２００［℃］以下に維持された状態で、マイクロ波のプラズマを用いて前記シリコン窒化膜が積層される半導体装置の製造方法」が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１０８３５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示は、エアギャップの上に他の膜が形成された場合でもエアギャップの形状を維持することができる半導体装置の製造方法および製造システムを提供する。
【課題を解決するための手段】
【０００５】
本開示の一側面は、半導体装置の製造方法であって、工程ａ）と、工程ｂ）と、工程ｃ）と、工程ｄ）とを含む。工程ａ）では、基板に形成された凹部内に犠牲材料が埋め込まれる。工程ｂ）では、犠牲材料が埋め込まれた凹部が第１の封止膜で覆われる。工程ｃ）では、基板を加熱する処理と、基板にプラズマを照射する処理の少なくともいずれかを行うことにより、凹部内の犠牲材料を分解し、第１の封止膜を介して凹部内の犠牲材料が除去される。工程ｄ）では、第１の封止膜の上に、第２の封止膜が形成される。
【発明の効果】
【０００６】
本開示の種々の側面および実施形態によれば、エアギャップの上に他の膜が形成された場合でもエアギャップの形状を維持することができる。
【図面の簡単な説明】
【０００７】
図１は、本開示の一実施形態における製造システムの一例を示すシステム構成図である。
図２は、成膜装置の一例を示す図である。
図３は、プラズマ処理装置の一例を示す図である。
図４は、加熱装置の一例を示す図である。
図５は、半導体装置の製造方法の一例を示すフローチャートである。
図６は、半導体装置の製造過程の一例を示す図である。
図７は、半導体装置の製造過程の一例を示す図である。
図８は、半導体装置の製造過程の一例を示す図である。
図９は、半導体装置の製造過程の一例を示す図である。
図１０は、半導体装置の製造過程の一例を示す図である。
図１１は、半導体装置の製造過程の一例を示す図である。
図１２は、半導体装置の製造過程の一例を示す図である。
図１３は、第１の封止膜の厚さと犠牲材料を除去した後のエアギャップの状態との関係の一例を示す図である。
図１４は、第２の封止膜の厚さと第２の封止膜の上に他の膜が形成された場合のエアギャップの状態との関係の一例を示す図である。
【発明を実施するための形態】
【０００８】
以下に、開示される半導体装置の製造方法および製造システムの実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により、開示される半導体装置の製造方法および製造システムが限定されるものではない。
【０００９】
特許文献１の技術では、エアギャップが形成された後に、封止膜の上に他の膜が形成される場合、封止膜を介して他の膜の材料がエアギャップ内に侵入し、エアギャップ内に他の膜が形成される場合がある。エアギャップ内に他の膜が形成されると、エアギャップの容積が所望の容積よりも小さくなる。また、エアギャップ内に形成される他の膜の体積がエアギャップの間で異なると、複数のエアギャップの間で容積のばらつきが発生する。そのため、エアギャップ内に他の膜が形成されることを抑制することが望まれている。
【００１０】
そこで、本開示は、エアギャップの上に他の膜が形成された場合でもエアギャップの形状を維持することができる技術を提供する。
（【００１１】以降は省略されています）

関連特許