TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025092619
公報種別
公開特許公報(A)
公開日
2025-06-19
出願番号
2025054874
出願日
2025-03-28
発明の名称
遊技機
出願人
株式会社サンセイアールアンドディ
代理人
個人
主分類
A63F
7/02 20060101AFI20250612BHJP(スポーツ;ゲーム;娯楽)
要約
【課題】効率的な制御処理を実現することを目的とする。
【解決手段】CPUは、特図1の表示データを作成してRAMに記憶される1バイトの表示出力データ1にセーブする特図1表示処理、特図2の表示データを作成してRAMに記憶される1バイトの表示出力データ2にセーブする特図2表示処理などを実行する表示制御処理を、タイマ割り込み処理における一処理として実行し、表示出力データ1、表示出力データ2などをシリアルポートからシリアル出力するポート出力処理を、タイマ割り込み処理における一処理として実行する。
【選択図】図190
特許請求の範囲
【請求項1】
遊技島に固定される外枠と、
前記外枠と開閉可能に取り付けられると共に、開口部を設けた前枠と、
前記前枠と開閉可能に取り付けられると共に、前記外枠と開閉可能に取り付けられる内枠と、
前記内枠に着脱可能に取り付けられると共に、前記開口部を介して視認可能な遊技領域が形成される遊技盤と、
前記遊技盤の下方の前記内枠に取り付けられ、前記遊技領域へ向かって遊技球を発射可能な発射装置と、
前記遊技盤の下方の前記内枠の後側に取り付けられる電源基板を収容する電源基板ボックスと、
前記遊技盤の後側に取り付けられ、遊技の進行を制御する遊技制御マイクロプロセッサが実装された遊技制御基板を収容する遊技制御基板ボックスと、
前記遊技盤の後側であって前記遊技制御基板ボックスとは異なる位置に取り付けられ、前記遊技制御基板からのコマンドに基づいて演出の進行を制御可能な演出制御マイクロプロセッサが実装された演出制御基板を収容する演出制御基板ボックスと、
を備える遊技機であって、
前記遊技盤の表側には、特図1の表示、特図2の表示、遊技状態の表示、および、当りの表示を少なくとも含む表示器が配置され、前記表示器が前記遊技制御マイクロプロセッサにより表示制御され、
前記遊技制御マイクロプロセッサには、
CPUと、
前記CPUで実行するプログラム、および、前記プログラムにより参照される情報が格納されたROMと、
前記プログラムにより更新される情報を記憶可能なRAMと、
データレジスタの内容をシリアル信号として出力するシリアルポートと、
が少なくとも内蔵され、
前記CPUは、
1バイトの複数の汎用レジスタと、
1バイトのフラグレジスタと、
を少なくとも有し、
前記CPUは、
前記複数の汎用レジスタのうち第1のレジスタに、前記RAMに記憶される特図1停止図柄をロードする第1のLD命令と、
前記RAMに記憶される特図変動フラグと、第1の所定値と、を比較する第1のCP命令と、
前記表示器に表示する特図1の表示データを作成するために特図表示データ作成処理を呼び出す第1の呼び出し命令と、
前記RAMに記憶される1バイトの表示出力データ1に、前記特図表示データ作成処理で作成された前記特図1の表示データをセーブする第2のLD命令と、
から少なくとも構成される特図1表示処理を、他の処理から呼び出されて実行し、
前記CPUは、
前記第1のレジスタに、前記RAMに記憶される特図2停止図柄をロードする第3のLD命令と、
前記特図変動フラグと、前記第1の所定値とは異なる第2の所定値と、を比較する第2のCP命令と、
前記特図変動フラグが示す値が前記第2の所定値であるときには前記表示器に表示する特図2の表示データを作成するために前記特図表示データ作成処理を呼び出す第2の呼び出し命令と、
前記RAMに記憶される1バイトの表示出力データ2に、前記特図表示データ作成処理で作成された前記特図2の表示データをセーブする第4のLD命令と、
から少なくとも構成される特図2表示処理を、他の処理から呼び出されて実行し、
前記CPUは、
前記RAMに記憶される遊技状態フラグのうち時短フラグを示すビットの値を調べ、前記フラグレジスタのゼロフラグの値が1であるときにはリターンする第1のBIT命令と、
前記第1のBIT命令で前記フラグレジスタのゼロフラグの値が1でないときには前記RAMに記憶される1バイトの表示出力データ3のうち遊技状態フラグが記憶されるビットに1をセットする第1のSET命令と、
から少なくとも構成される遊技状態表示処理を、他の処理から呼び出されて実行し、
前記CPUは、
前記第1のレジスタに、前記RAMに記憶される当たり表示データをロードする第5のLD命令と、
前記RAMに記憶される前記表示出力データ3と前記第1のレジスタとの論理和をとる第1のOR命令と、
から少なくとも構成される当り表示処理を、他の処理から呼び出されて実行し、
前記CPUは、
前記表示器での前記特図1の表示の処理を実行する前記特図1表示処理を呼び出す第3の呼び出し命令と、
前記表示器での前記特図2の表示の処理を実行する前記特図2表示処理を呼び出す第4の呼び出し命令と、
前記表示器での前記遊技状態の表示の処理を実行する前記遊技状態表示処理を呼び出す第5の呼び出し命令と、
前記表示器での前記当りの表示の処理を実行する前記当り表示処理を呼び出す第6の呼び出し命令と、
から少なくとも構成される表示制御処理を、タイマ割り込み処理における一処理として実行し、
前記CPUは、
前記複数の汎用レジスタのうち第2のレジスタに、前記データレジスタのアドレス値をセットする第6のLD命令と、
前記第6のLD命令のあと、前記複数の汎用レジスタのうち第3のレジスタおよび第4のレジスタとから構成される第1のペアレジスタに、前記表示出力データ1のアドレス値をセットする第7のLD命令と、
前記第7のLD命令のあと、前記複数の汎用レジスタのうち第5のレジスタに、第3の所定値をセットする第8のLD命令と、
発明の詳細な説明
【技術分野】
【0001】
本発明は、パチンコ遊技機などの遊技機に関する。
続きを表示(約 7,000 文字)
【背景技術】
【0002】
従来、始動口への遊技球の入賞を契機として遊技の制御処理を行う遊技機が知られている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
特開2023-162853号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、効率的な制御処理については改良の余地があった。
【0005】
本発明は、上述した課題を解決するためになされたものであり、効率的な制御処理を実現することを目的とする。
【課題を解決するための手段】
【0006】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。なお、本欄における括弧内の参照符号や補足説明等は、本発明の理解を助けるために、後述する実施形態との対応関係を示したものであって、本発明を何ら限定するものではない。
【0007】
[適用例1]
遊技島に固定される外枠(51)と、
前記外枠と開閉可能に取り付けられると共に、開口部(54)を設けた前枠(53)と、
前記前枠と開閉可能に取り付けられると共に、前記外枠と開閉可能に取り付けられる内枠(52)と、
前記内枠に着脱可能に取り付けられると共に、前記開口部を介して視認可能な遊技領域(3)が形成される遊技盤(2)と、
前記遊技盤の下方の前記内枠に取り付けられ、前記遊技領域へ向かって遊技球を発射可能な発射装置(112)と、
前記遊技盤の下方の前記内枠の後側に取り付けられる電源基板(162)を収容する電源基板ボックス(450)と、
前記遊技盤の後側に取り付けられ、遊技の進行を制御する遊技制御マイクロプロセッサ(81)が実装された遊技制御基板(80)を収容する遊技制御基板ボックス(430)と、
前記遊技盤の後側であって前記遊技制御基板ボックスとは異なる位置に取り付けられ、前記遊技制御基板からのコマンドに基づいて演出の進行を制御可能な演出制御マイクロプロセッサ(91)が実装された演出制御基板(90)を収容する演出制御基板ボックス(420)と、
を備える遊技機(1)であって、
前記遊技盤の表側には、特図1の表示、特図2の表示、遊技状態の表示、および、当りの表示を少なくとも含む表示器(40)が配置され、前記表示器が前記遊技制御マイクロプロセッサにより表示制御され、
前記遊技制御マイクロプロセッサには、
CPU(82)と、
前記CPUで実行するプログラム、および、前記プログラムにより参照される情報が格納されたROM(83)と、
前記プログラムにより更新される情報を記憶可能なRAM(84)と、
データレジスタの内容をシリアル信号として出力するシリアルポート(89c)と、
が少なくとも内蔵され、
前記CPUは、
1バイトの複数の汎用レジスタと、
1バイトのフラグレジスタと、
を少なくとも有し、
前記CPUは、
前記複数の汎用レジスタのうち第1のレジスタ(Aレジスタ)に、前記RAMに記憶される特図1停止図柄(WTSTZG:特図1の停止図柄)をロードする第1のLD命令(図182の特図1表示処理における2行目のLDQ命令)と、
前記RAMに記憶される特図変動フラグ(WTHCFG、00H:特図停止中、01H:特図1変動中、02H:特図2変動中)と、第1の所定値(01H、特図1変動中であることを示す値)と、を比較する第1のCP命令(図182の特図1表示処理における3行目のCPQ命令)と、
前記表示器に表示する特図1の表示データを作成するために特図表示データ作成処理(図181の特図表示データ作成処理)を呼び出す第1の呼び出し命令(図181の特図1表示処理における4行目のCALLF命令)と、
前記RAMに記憶される1バイトの表示出力データ1に、前記特図表示データ作成処理で作成された前記特図1の表示データをセーブする第2のLD命令(図182の特図1表示処理における5行目のLDQ命令)と、
から少なくとも構成される特図1表示処理(図182の特図1表示処理)を、他の処理から呼び出されて実行し、
前記CPUは、
前記第1のレジスタ(Aレジスタ)に、前記RAMに記憶される特図2停止図柄(WUTZG:特図2の停止図柄)をロードする第3のLD命令(図183の特図2表示処理における2行目のLDQ命令)と、
前記特図変動フラグ(WTHCFG、00H:特図停止中、01H:特図1変動中、02H:特図2変動中)と、前記第1の所定値とは異なる第2の所定値(02H)と、を比較する第2のCP命令(図183の特図2表示処理における3行目のCPQ命令)と、
前記特図変動フラグが示す値が前記第2の所定値であるときには(特図2変動中)前記表示器に表示する特図2の表示データを作成するために前記特図表示データ作成処理を呼び出す第2の呼び出し命令(図183の特図2表示処理における4行目のCALLF命令)と、
前記RAMに記憶される1バイトの表示出力データ2に、前記特図表示データ作成処理で作成された前記特図2の表示データをセーブする第4のLD命令(図183の特図2表示処理における5行目のLDQ命令)と、
から少なくとも構成される特図2表示処理(図183の特図2表示処理)を、他の処理から呼び出されて実行し、
前記CPUは、
前記RAMに記憶される遊技状態フラグ(WKKJFG:遊技状態フラグ、BIT0:変動時間短縮機能(1で機能))のうち時短フラグ(EJJTF(時短フラグ))を示すビットの値を調べ、前記フラグレジスタのゼロフラグの値が1であるときには(時短フラグが0、時短ではないときには)リターンする第1のBIT命令(図163の遊技状態表示処理における2行目のRBITQ命令)と、
前記第1のBIT命令で前記フラグレジスタのゼロフラグの値が1でないときには(時短フラグが1、時短であるときには)前記RAMに記憶される1バイトの表示出力データ3(WHD3DT:STUデータレジスタの出力データ)のうち遊技状態フラグが記憶されるビットに1をセットする第1のSET命令(図163の遊技状態表示処理における3,4行目のSETQ命令)と、
から少なくとも構成される遊技状態表示処理(図163の遊技状態表示処理)を、他の処理から呼び出されて実行し、
前記CPUは、
前記第1のレジスタ(Aレジスタ)に、前記RAMに記憶される当たり表示データ(WRDHDT:BIT5~7:ラウンド表示LED1~3(1でオン))をロードする第5のLD命令(図185の当り表示処理における2行目のLDQ命令)と、
前記RAMに記憶される前記表示出力データ3と前記第1のレジスタ(Aレジスタ)との論理和をとる第1のOR命令(図185の当り表示処理における3行目のORQ命令)と、
から少なくとも構成される当り表示処理(図185の当り表示処理)を、他の処理から呼び出されて実行し、
前記CPUは、
前記表示器での前記特図1の表示の処理を実行する前記特図1表示処理を呼び出す第3の呼び出し命令(図190の表示制御処理における3行目のCALLF命令)と、
前記表示器での前記特図2の表示の処理を実行する前記特図2表示処理を呼び出す第4の呼び出し命令(図190の表示制御処理における4行目のCALLF命令)と、
前記表示器での前記遊技状態の表示の処理を実行する前記遊技状態表示処理を呼び出す第5の呼び出し命令(図190の表示制御処理における6行目のCALLF命令)と、
前記表示器での前記当りの表示の処理を実行する前記当り表示処理を呼び出す第6の呼び出し命令(図190の表示制御処理における7行目のCALLF命令)と、
から少なくとも構成される表示制御処理(図190の表示制御処理)を、タイマ割り込み処理における一処理(図139のタイマINT処理における9行目のLD命令でタイマINT処理テーブル「TINTBL」のアドレスがセットされ、図135の遊技制御処理における13行目のCALLF命令により呼び出される処理)として実行し、
前記CPUは、
前記複数の汎用レジスタのうち第2のレジスタ(Cレジスタ)に、前記データレジスタのアドレス値をセットする第6のLD命令(図145のポート出力処理における2行目のLD命令)と、
前記第6のLD命令のあと、前記複数の汎用レジスタのうち第3のレジスタ(Hレジスタ)および第4のレジスタ(Lレジスタ)とから構成される第1のペアレジスタ(HLレジスタ)に、前記表示出力データ1のアドレス値をセットする第7のLD命令(図145のポート出力処理における5行目のLDQ命令)と、
【発明の効果】
【0008】
本発明によれば、効率的な制御処理を実現することができる。
【図面の簡単な説明】
【0009】
遊技機の正面図である。
表示器類の拡大図である。
遊技機の主制御基板側の電気的な構成を示すブロック図である。
遊技機のサブ制御基板側の電気的な構成を示すブロック図である。
メインROMおよびメインRAMを説明するための図である。
サブROMおよびサブRAMを説明するための図である。
遊技機において使用される各種の乱数を説明するための図である。
判定テーブルT1~T4を説明するための図である。
大当たり種別判定テーブルT5の説明図である。
非時短状態時の変動パターン判定テーブルT6の説明図である。
時短状態時の変動パターン判定テーブルT6の説明図である。
電チュー開放パターン判定テーブルT7の説明図である。
大入賞口開放パターン判定テーブルT8の説明図である。
V開閉部材開放パターン判定テーブルT9の説明図である。
主制御メイン処理のフローチャートである。
メイン側タイマ割り込み処理のフローチャートである。
始動口センサ検出処理のフローチャートである。
特図2事前判定処理のフローチャートである。
特図1事前判定処理のフローチャートである。
普通動作処理のフローチャートである。
特別動作処理のフローチャートである。
特別図柄待機処理のフローチャートである。
大当たり判定処理のフローチャートである。
変動パターン選択処理の第1のフローチャートである。
変動パターン選択処理の第2のフローチャートである。
特別図柄変動中処理のフローチャートである。
特別図柄確定処理のフローチャートである。
遊技状態管理処理のフローチャートである。
遊技状態リセット処理のフローチャートである。
特別電動役物処理のフローチャートである。
V開閉部材動作処理のフローチャートである。
遊技状態設定処理のフローチャートである。
V領域センサ検出処理のフローチャートである。
保留球数処理のフローチャートである。
サブ制御メイン処理を示すフローチャートである。
サブ側タイマ割り込み処理のフローチャートである。
受信コマンド解析処理のフローチャートである。
先読み演出決定処理のフローチャートである。
事前判定情報記憶領域の構成を説明するための図である。
先読み演出パターン決定テーブルT51の説明図である。
変動演出開始処理のフローチャートである。
基幹演出パターン決定テーブルT52の説明図である。
チャンスアップ演出パターン決定テーブルT53の説明図である。
変動演出中処理のフローチャートである。
表示制御処理のフローチャートである。
第1可動役物14の移動態様を例示した説明図である。
第1可動役物14の第2態様を例示した説明図である。
第2可動役物15の第2態様を例示した説明図である。
枠可動役物69の第2態様を例示した説明図である。
サブ表示画面64の表示演出を例示した説明図である。
センサの位置を説明するための図である。
電源投入処理のフローチャートである。
電源断監視処理のフローチャートである。
サブ側RAMクリア処理のフローチャートである。
サブ側電源断復帰処理のフローチャートである。
RAMクリア時演出を説明するための図である。
電源断復帰時演出を説明するための図である。
役物エラー解除処理のフローチャートである。
可動役物原点復帰処理のフローチャートである。
可動役物初期動作処理のフローチャートである。
可動役物原点復帰動作1を説明するための図である。
可動役物原点復帰動作2を説明するための図である。
可動役物初期動作を説明するための図である。
可動役物以外の初期動作を説明するための図である。
リトライ動作を説明するための図である。
可動役物初期動作中の変動演出を説明するための図である。
エラー監視処理のフローチャートである。
エラー報知処理1のフローチャートである。
エラー報知処理2のフローチャートである。
エラー報知を説明するための図である。
可動役物のLED演出を説明するための図である。
遊技領域の説明のための区分を示す説明図である。
センターユニットの上部構造を説明するための図である。
入賞口ユニット、および、センターユニットの左下部構造を示す正面図である。
入賞口ユニットを示す斜視図である。
入賞口ユニットの入球口を区別するための表示を示す説明図である。
センターユニットの左下部構造を示す斜視図である。
(A)は補強ユニットを示す正面図であり、(B)は(A)のB-B線断面図である。
(A)は透明カバーユニットを示す正面図であり、(B)は(A)のB-B線断面図である。
流路ユニットを示す正面図である。
流路ユニットを示す斜視図である。
障害釘の形状などの説明図である。
遊技機の背面図である。
主制御基板の実装面に実装される各種電子部品の配置の概要図などを示す図である。
主制御基板に形成される各種スルーホールの平面図、断面図および下面図の概略図である。
図85の続きを示す概略図である。
図84の領域A1の拡大図である。
図84の領域A2の拡大図である。
図84の領域A3の拡大図(A)、領域A4の拡大図(B)である。
サブ制御基板および画像制御基板のMPU実装面に実装される各種電子部品の配置の概要図などを示す図である。
サブ制御基板および画像制御基板に形成される各種スルーホールの平面図、断面図および下面図の概略図である。
図91の続きを示す概略図である。
図90の領域Bの拡大図である。
図90の領域Cの拡大図である。
電源基板の実装面に実装される各種電子部品の配置の概要図などを示す図である。
電源基板に形成される各種スルーホールの平面図、断面図および下面図の概略図である。
図96の続きを示す概略図である。
払出制御基板の実装面に実装される各種電子部品の配置の概要図などを示す図である。
払出制御基板に形成される各種スルーホールの平面図、断面図および下面図の概略図である。
図99の続きを示す概略図である。
【発明を実施するための形態】
【0010】
<第1実施形態>
1.遊技機の構造
図1は、本発明の一実施形態としての遊技機1の正面図である。以下では、遊技機1の左右方向を、遊技機1に対面する遊技者から見た左右方向に一致させて説明する。また、遊技機1の前方向は、遊技機1から遊技者に向かう方向として説明し、遊技機1の後方向は、遊技者から遊技機1に向かう方向として説明する。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
個人
玩具
28日前
個人
ゲーム玩具
2か月前
個人
フィギュア
6か月前
個人
盤上遊戯具
6か月前
個人
玩具
5か月前
個人
球技用ベース
8か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社高尾
遊技機
6か月前
株式会社高尾
遊技機
6か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
株式会社三共
遊技機
2か月前
続きを見る
他の特許を見る