特許ウォッチ

公開番号2025112617
公報種別公開特許公報(A)
公開日2025-08-01
出願番号2024006955
出願日2024-01-19
発明の名称素子位置特定装置および素子位置特定方法
出願人東レエンジニアリング株式会社,東レエンジニアリング先端半導体MIテクノロジー株式会社
代理人個人,個人
主分類H01L 21/68 20060101AFI20250725BHJP(基本的電気素子)
要約【課題】基板上における複数の素子の位置を特定する処理を、短時間で行うことが可能な素子位置特定装置および素子位置特定方法を提供する。
【解決手段】撮像された複数の分割撮像領域画像A1～Anの各々に基づいて、分割撮像領域A1～An毎に、基板200(200a～200c)上における複数の半導体素子210(211)の位置を示す素子位置情報の検出処理を行う第1処理部40と、第1処理部40から素子位置情報を取得するとともに、基板200(200a～200c)上の複数の半導体素子210(211)の位置を特定するために、第1処理部40の動作と並行して、互いに隣接する複数の分割撮像領域A1～Anの各々に対応する素子位置情報を関連付ける関連付け処理を行う第2処理部50とを備える。
【選択図】図6
特許請求の範囲【請求項１】
互いに隣接する分割撮像領域同士の間で共通の素子を含むように、複数の前記素子が配置された基板の撮像領域を分割した分割撮像領域画像を、複数撮像する撮像部と、
撮像された複数の前記分割撮像領域画像の各々に基づいて、前記分割撮像領域毎に、前記基板上における前記複数の素子の位置を示す素子位置情報の検出処理を行う第１処理部と、
前記第１処理部から前記素子位置情報を取得するとともに、前記基板上の前記複数の素子の位置を特定するために、前記第１処理部の動作と並行して、互いに隣接する前記複数の分割撮像領域の各々に対応する前記素子位置情報を関連付ける関連付け処理を行う第２処理部とを備える、素子位置特定装置。
続きを表示（約 1,200 文字）【請求項２】
前記第１処理部から取得した前記素子位置情報を記憶する記憶部をさらに含み、
前記第２処理部は、前記第１処理部が行う前記検出処理の動作と並行して、前記記憶部から取得した互いに隣接する前記複数の分割撮像領域の各々に対応する前記素子位置情報に対して、前記関連付け処理を行うように構成されている、請求項１に記載の素子位置特定装置。
【請求項３】
前記第２処理部は、前記第１処理部が行う前記検出処理の動作と並行して、互いに隣接する前記複数の分割撮像領域の各々に対応する前記素子位置情報の１組に対して前記関連付け処理を行う毎に、前記１組の分割撮像領域のいずれかに隣接する前記分割撮像領域に対応する前記素子位置情報を取得するとともに、前記素子位置情報に対して、前記関連付け処理を順次行うように構成されている、請求項２に記載の素子位置特定装置。
【請求項４】
前記第１処理部は、複数の前記基板の各々において、前記複数の分割撮像領域毎の前記素子位置情報を検出し、
前記第２処理部は、前記第１処理部が一の前記基板に含まれる全ての前記分割撮像領域に対応する前記素子位置情報を検出する毎に、前記第１処理部または前記記憶部から、前記一の基板に含まれる全ての前記分割撮像領域に対応する前記素子位置情報を取得した後、前記第１処理部による他の前記基板に対する前記検出処理と並行して、前記一の基板に対する前記関連付け処理を行うように構成されている、請求項２に記載の素子位置特定装置。
【請求項５】
前記第２処理部は、前記第１処理部が行うｎ枚目（ｎは自然数）の前記基板における前記検出処理の動作と並行して、ｎ－１枚目の前記基板における前記複数の分割撮像領域の前記素子位置情報に対して、前記関連付け処理を行うように構成されている、請求項４に記載の素子位置特定装置。
【請求項６】
前記第２処理部は、前記第１処理部が１つの前記分割撮像領域に対応する前記素子位置情報を検出する毎に、前記第１処理部、または、前記記憶部から前記１つの分割撮像領域に対応する前記素子位置情報を取得して、前記関連付け処理を行うように構成されている、請求項２に記載の素子位置特定装置。
【請求項７】
互いに隣接する分割撮像領域同士の間で共通の素子を含むように、複数の前記素子が配置された基板の撮像領域を分割した前記分割撮像領域を複数撮像する撮像工程と、
撮像された複数の分割撮像領域画像の各々に基づいて、前記分割撮像領域毎に、前記基板上における前記複数の素子の位置を示す素子位置情報を検出する検出工程と、
前記基板上の前記複数の素子の位置を特定するために、前記検出工程と並行して、前記複数の分割撮像領域の各々に対応する前記素子位置情報を関連付ける関連付け工程とを備える、素子位置特定方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、素子位置特定装置および素子位置特定方法に関し、特に、複数の撮像エリアに分割して基板を撮像した画像を用いる素子位置特定装置および素子位置特定方法に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
従来、複数の撮像エリアに分割して基板を撮像した画像を用いる素子位置特定装置が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、複数の半導体チップ（素子）が互いに離間して配置された基板を撮像する撮像部と、基板上の所定領域を、互いに隣接する分割撮像領域同士の間で共通の半導体チップを含むように分割した複数の分割撮像領域を撮像するように撮像部を制御する制御部と、を備えるチップ位置特定装置（素子位置特定装置）が開示されている。上記特許文献１のチップ位置特定装置では、制御部は、まず、複数の分割撮像領域の各々に対して、半導体チップの位置を取得するサーチ処理を行う。そして、上記特許文献１では、互いに隣接する分割撮像領域の間に共通する半導体チップに関して、取得した一方の分割撮像領域における半導体チップの位置と、他方の分割撮像領域における半導体チップの位置とを関連付けて、複数の分割撮像領域の位置ずれを考慮した半導体チップの位置を取得する関連付け処理が行われる。上記特許文献１では、この関連付け処理を、サーチ処理が完了した全ての分割撮像領域に対して行い、基板上の全てのチップの位置を取得（特定）している。つまり、上記特許文献１のチップ位置特定装置では、基板における全ての複数の分割撮像領域のサーチ処理終了後に、互いに隣接する分割撮像領域に対して順次関連付け処理を行うことにより、基板上の全てのチップの位置を特定している。
【先行技術文献】
【特許文献】
【０００４】
特許第６９７６２０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１には、全ての複数の分割撮像領域のサーチ処理終了後に、互いに隣接する分割撮像領域に対して順次関連付け処理を行うことにより、基板上の全てのチップの位置を特定するチップ位置特定装置が開示されている。しかしながら、基板における全ての複数の分割撮像領域のサーチ処理が完了しないと、関連付け処理を行うことができないため、特に、１つの基板に対して素子が非常に多く搭載されていた場合、基板上のチップ位置特定には非常に多くの時間を要する場合がある。そのため、基板上における複数の素子の位置を特定する処理を、短時間で行うことが可能な素子位置特定装置および素子位置特定方法が求められている。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、基板上における複数の素子の位置を特定する処理を、短時間で行うことが可能な素子位置特定装置および素子位置特定方法を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、この発明の第１の局面における素子位置特定装置は、互いに隣接する分割撮像領域同士の間で共通の素子を含むように、複数の素子が配置された基板の撮像領域を分割した分割撮像領域画像を、複数撮像する撮像部と、撮像された複数の分割撮像領域画像の各々に基づいて、分割撮像領域毎に、基板上における複数の素子の位置を示す素子位置情報の検出処理を行う第１処理部と、第１処理部から素子位置情報を取得するとともに、基板上の複数の素子の位置を特定するために、第１処理部の動作と並行して、互いに隣接する複数の分割撮像領域の各々に対応する素子位置情報を関連付ける関連付け処理を行う第２処理部とを備える。
【０００８】
この発明の一の局面における素子位置特定装置では、上記のように、撮像された複数の分割撮像領域画像の各々に基づいて、分割撮像領域毎に、基板上における複数の素子の位置を示す素子位置情報の検出処理を行う第１処理部と、第１処理部から素子位置情報を取得するとともに、基板上の複数の素子の位置を特定するために、第１処理部の動作と並行して、互いに隣接する複数の分割撮像領域の各々に対応する素子位置情報を関連付ける関連付け処理を行う第２処理部とを備える。これにより、第１処理部および第２処理部を用いて、素子位置情報の検出処理と関連付け処理とを並行して行うことができるため、第１処理部の処理の完了を待たずに、第２処理部の処理を並行して行うことができる。その結果、基板上における複数の素子の位置を特定する処理を、より短時間で行うことができる。
【０００９】
上記第１の局面における素子位置特定装置において、好ましくは、第１処理部から取得した素子位置情報を記憶する記憶部をさらに含み、第２処理部は、第１処理部が行う検出処理の動作と並行して、記憶部から取得した互いに隣接する複数の分割撮像領域の各々に対応する素子位置情報に対して、関連付け処理を行うように構成されている。このように構成すれば、記憶部が、素子位置情報を記憶することができるため、第１処理部の行う検出処理が、第２処理部の行う関連付け処理に比べて早く終わる場合にも、第１処理部は、第２処理部の関連付け処理の完了を待たずに、素子位置情報を記憶部に記憶させることができる。そのため、第１処理部は、第２処理部の関連付け処理の完了を待たずに、次の検出処理を行うことができる。その結果、基板上における複数の素子の位置を特定する処理を、より短時間で行うことができる。
【００１０】
この場合、好ましくは、第２処理部は、第１処理部が行う検出処理の動作と並行して、互いに隣接する複数の分割撮像領域の各々に対応する素子位置情報の１組に対して関連付け処理を行う毎に、１組の分割撮像領域のいずれかに隣接する分割撮像領域に対応する素子位置情報を取得するとともに、素子位置情報に対して、関連付け処理を順次行うように構成されている。このように構成すれば、第１処理部の行う検出処理が、第２処理部の行う関連付け処理に比べて早く終わる場合にも、第２処理部が、全ての素子位置情報を一度に取得せずに、順次取得して関連付け処理を行うことができる。その結果、一度に取得する情報量が少なくなるため、第２処理部の処理負荷を低減することができる。
（【００１１】以降は省略されています）

関連特許