特許ウォッチ

公開番号2025124471
公報種別公開特許公報(A)
公開日2025-08-26
出願番号2024020553
出願日2024-02-14
発明の名称半導体装置の製造方法
出願人キオクシア株式会社
代理人個人,個人,個人,個人
主分類H01L 21/31 20060101AFI20250819BHJP(基本的電気素子)
要約【課題】選択性を高めることができる半導体装置の製造方法を提供する。
【解決手段】本実施形態による半導体装置の製造方法は、SiO₂を含む、露出された第1表面と、第1表面の位置とは異なる位置に設けられ、SiNを含む、露出された第2表面と、を備える構造を形成することを具備する。また、本製造方法は、第1表面上に、SiO₂を含む絶縁部を選択的に形成することを具備する。第1表面上に絶縁部を選択的に形成することは、アミノ基およびアルコキシ基を含むSi前駆体、並びに、O₂またはH₂Oを含む酸化剤を用いた処理を行うことを含む。
【選択図】図8
特許請求の範囲【請求項１】
ＳｉＯ
２
を含む、露出された第１表面と、前記第１表面の位置とは異なる位置に設けられ、ＳｉＮを含む、露出された第２表面と、を備える構造を形成し、
前記第１表面上に、ＳｉＯ
２
を含む絶縁部を選択的に形成する、
ことを具備し、
前記第１表面上に前記絶縁部を選択的に形成することは、アミノ基およびアルコキシ基を含むＳｉ前駆体、並びに、Ｏ
２
またはＨ
２
Ｏを含む酸化剤を用いた処理を行うことを含む、半導体装置の製造方法。
続きを表示（約 920 文字）【請求項２】
前記Ｓｉ前駆体は、アミノアルコキシシランもしくはアミノアルコキシジシラン、または、ジイソプロピルアミノトリエトキシシランである、請求項１に記載の半導体装置の製造方法。
【請求項３】
アミノ基は、ジアルキルアミノ基である、請求項１に記載の半導体装置の製造方法。
【請求項４】
ジアルキルアミノ基は、ジイソプロピルアミノ基である、請求項３に記載の半導体装置の製造方法。
【請求項５】
アルコキシ基は、メトキシ基またはエトキシ基である、請求項１に記載の半導体装置の製造方法。
【請求項６】
前記処理の温度は、３００℃～６００℃である、請求項１に記載の半導体装置の製造方法。
【請求項７】
前記処理は、ＡＬＤサイクルを複数回繰り返すことを含むＡＬＤ（Atomic Layer Deposition）であり、
前記ＡＬＤサイクルは、
前記Ｓｉ前駆体を含むガスを供給し、
前記Ｓｉ前駆体を含むガスをパージし、
前記酸化剤を含むガスを供給し、
前記酸化剤を含むガスをパージする、
ことを含む、請求項１に記載の半導体装置の製造方法。
【請求項８】
複数の前記ＡＬＤサイクルのうち少なくとも１つの前記ＡＬＤサイクルは、前記Ｓｉ前駆体を含むガスを供給する前に、
Ｃｌを含むガスを供給し、
Ｃｌを含むガスをパージする、
することをさらに含む、請求項７に記載の半導体装置の製造方法。
【請求項９】
Ｃｌを含むガスは、クロロシランまたはＨＣｌを含む、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記構造を形成することは、
ＳｉＯ
２
を含む第１層と、ＳｉＮを含む第２層と、が交互に第１方向に積層された積層体を形成し、
前記積層体を前記第１方向に貫通するホールを形成する、
ことを含み、
前記第１表面および前記第２表面は、前記ホールの内側面で露出される、請求項１に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体装置の製造方法に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
互いに異なる材料を含む複数の露出された下地表面を有する構造において、一方の下地表面に選択的に材料を成長させる場合がある。しかし、選択性の確保が難しく、誤成長してしまうことがある。
【先行技術文献】
【特許文献】
【０００３】
特開２０２４－１４２１号公報
米国特許出願公開第２０２２／０２３５４６１号明細書
米国特許出願公開第２０２２／０２４６６６０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
選択性を高めることができる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
本実施形態による半導体装置の製造方法は、ＳｉＯ
２
を含む、露出された第１表面と、第１表面の位置とは異なる位置に設けられ、ＳｉＮを含む、露出された第２表面と、を備える構造を形成することを具備する。また、本製造方法は、第１表面上に、ＳｉＯ
２
を含む絶縁部を選択的に形成することを具備する。第１表面上に絶縁部を選択的に形成することは、アミノ基およびアルコキシ基を含むＳｉ前駆体、並びに、Ｏ
２
またはＨ
２
Ｏを含む酸化剤を用いた処理を行うことを含む。
【図面の簡単な説明】
【０００６】
メモリの構成例を示すブロック図である。
メモリセルアレイの回路構成を示す回路図である。
実施形態のＮＡＮＤストリングの第１の構造例を説明するための断面模式図である。
図３の線分Ａ－Ｂにおける断面模式図である。
図３の一部を示す拡大図である。
ＮＡＮＤストリングの第１の構造例の第１の形成方法例を説明するための断面模式図である。
ＮＡＮＤストリングの第１の構造例の第１の形成方法例を説明するための断面模式図である。
ＮＡＮＤストリングの第１の構造例の第１の形成方法例を説明するための断面模式図である。
ＮＡＮＤストリングの第１の構造例の第１の形成方法例を説明するための断面模式図である。
ＮＡＮＤストリングの第１の構造例の第１の形成方法例を説明するための断面模式図である。
ＮＡＮＤストリングの第１の構造例の第１の形成方法例を説明するための断面模式図である。
ＮＡＮＤストリングの第１の構造例の第１の形成方法例を説明するための断面模式図である。
ＮＡＮＤストリングの第１の構造例の第１の形成方法例を説明するための断面模式図である。
第１の形成方法例による積層膜厚のサイクル数依存性の一例を説明するためのグラフである。
ＮＡＮＤストリングの第１の構造例の第２の形成方法例を説明するための断面模式図である。
ＮＡＮＤストリングの第１の構造例の第２の形成方法例を説明するための断面模式図である。
実施形態のＮＡＮＤストリングの第２の構造例を説明するための断面模式図である。
図１７の線分Ａ－Ｂにおける断面模式図である。
図１７の一部を示す拡大図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
本明細書において「接続する」とは、特に指定する場合を除き、物理的に接続することだけでなく、電気的に接続することも含む。
【０００９】
半導体記憶装置（半導体装置）の構成例について説明する。図１は、メモリの構成例を示すブロック図である。メモリは、メモリセルアレイ１００と、コマンドレジスタ１０１と、アドレスレジスタ１０２と、シーケンサ１０３と、ドライバ１０４と、ローデコーダ１０５と、センスアンプ１０６と、を含む。
【００１０】
メモリセルアレイ１００は、複数のブロックＢＬＫ（ＢＬＫ０～ＢＬＫ（Ｌ－１）（Ｌは２以上の自然数である））を含む。ブロックＢＬＫは、データを記憶する複数のメモリセルの集合である。
（【００１１】以降は省略されています）

関連特許