特許ウォッチ

公開番号2025178898
公報種別公開特許公報(A)
公開日2025-12-09
出願番号2024085767
出願日2024-05-27
発明の名称電子基板
出願人日産自動車株式会社
代理人個人,個人
主分類H05K 3/34 20060101AFI20251202BHJP(他に分類されない電気技術)
要約【課題】従来のプリント基板では、基板のアートワーク性が損なわれるので、多層型の電子基板への適用が困難であった。
【解決手段】多層型の電子基板1であって、第1主面F1及び第2主面F2を有し、第2主面F2側に配置した電子部品Pの端子Tを挿入してはんだ付けMするためのスルーホール3を備えると共に、複数の導体層のうちの、第1主面F1に最も近い第1導体層2Aと第2主面F2に最も近い第2導体層2Fとがスルーホール3を通して連続した構造を有し、スルーホール3を中心とする所定範囲Aにおいて、第1導体層2Aの面積が第2導体層2Fの面積よりも小さくすることにより、多層型の電子基板1において、基板のアートワーク性を損なうことなく、はんだ仕上がり性の向上を実現した。
【選択図】図1
特許請求の範囲【請求項１】
複数の導体層を厚さ方向に配置した構造を有する電子基板であって、
表裏関係にある第１主面及び第２主面を有し、
前記第２主面側に配置した電子部品の端子を挿入してはんだ付けするためのスルーホールを備えると共に、複数の前記導体層のうちの、前記第１主面に最も近い第１導体層と前記第２主面に最も近い第２導体層とが、前記スルーホールを通して連続した構造を有し、
前記スルーホールを中心とする所定範囲において、前記第１導体層の面積が、前記第２導体層の面積よりも小さいことを特徴とする電子基板。
続きを表示（約 230 文字）【請求項２】
前記第１導体層が、前記スルーホールを中心とする所定範囲に、サーマルランドを有することを特徴とする請求項１に記載の電子基板。
【請求項３】
前記第１導体層が、前記スルーホールを中心とする同心円上に、所定間隔で配置した複数のサーマルランドを有することを特徴とする請求項２に記載の電子基板。
【請求項４】
前記サーマルランドが、前記スルーホールを中心とする円弧形状を成していることを特徴とする請求項２に記載の電子基板。

発明の詳細な説明【技術分野】
【０００１】
本発明は、複数の導体層を厚さ方向に配置した構造を有する電子基板の改良に関するものである。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
従来における電子基板としては、例えば、特許文献１に記載されたものがある。特許文献１には、ベタパターン上にスルーホールを形成し、スルーホールの内壁部を含む周縁にランドを設けたプリント基板が記載されている。このプリント基板は、ランドの外周の一部にサーマルランドを設け、サーマルランドの外周領域に少なくとも一個の貫通孔を形成し、貫通孔の周縁が位置する外周領域にレジストが形成してある。これにより、プリント基板は、ベタパターンへの放熱を抑制して、はんだ仕上がり性を向上させる。
【先行技術文献】
【特許文献】
【０００３】
特許第４９１９９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した従来のプリント基板では、サーマルランドの周囲に貫通孔を形成した構成であるため、多層型の電子基板への適用が難しい。つまり、多層型の電子基板は、複数の導体層を厚さ方向に配置した構造を有するので、とくに、内部の導体層とサーマルランドの周囲に形成した貫通孔とが干渉するので、基板のアートワーク性が損なわれるという問題点がある。
【０００５】
本発明は、上記従来の状況に鑑みて成されたもので、多層型の電子基板において、基板のアートワーク性を損なうことなく、はんだ仕上がり性の向上を実現することができる電子基板を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明に係わる電子基板は、複数の導体層を厚さ方向に所定間隔で配置した構造を有する多層型の電子基板である。この電子基板は、表裏関係にある第１主面及び第２主面を有し、第２主面側に配置した電子部品の端子を挿入してはんだ付けするためのスルーホールを備えると共に、複数の導体層のうちの、第１主面に最も近い第１導体層と第２主面に最も近い第２導体層とが、スルーホールを通して連続した構造を有している。そして、電子基板は、スルーホールを中心とする所定範囲において、第１導体層の面積が、第２導体層の面積よりも小さいことを特徴としている。
【０００７】
上記の電子基板は、第２主面側に配置した電子部品の端子をスルーホールに挿入すると共に、はんだ材料を充填し、スルーホールの内壁に端子をはんだ付けする。このはんだ付けは、電子部品の無い第１主面側から行うので、第１主面側から熱が印加されることとなる。この際、電子基板は、スルーホールを中心とする所定範囲において、第１導体層の面積を、第２導体層の面積よりも小さくしている。これにより、電子基板は、面積が小さい第１導体層では熱拡散が抑制され、これに対して、面積が大きい第２導体層側に熱が伝わり易くなり、スルーホールの軸線方向にわたってはんだが安定して形成される。
【発明の効果】
【０００８】
本発明に係わる電子基板は、上記のようにスルーホールの軸線方向にわたってはんだが安定して形成されると共に、第１導体層と第２導体層の間に配置された導体層に貫通孔等を設ける必要がないので、多層型の電子基板において、基板のアートワーク性を損なうことなく、はんだ仕上がり性の向上を実現することができる。
【図面の簡単な説明】
【０００９】
電子基板の第１実施形態を説明する図であって、上段は要部の平面図、中段は要部の断面図、及び下段は中段に示すＸ－Ｘ線矢視に基づく水平断面図である。
図１中の電子基板におけるサーマルランドの配置を示す平面図である。
電子基板の第２実施形態におけるサーマルランドの配置を示す平面図である。
【発明を実施するための形態】
【００１０】
＜第１実施形態＞
図１に示す電子基板１は、複数の導体層２Ａ～２Ｆを厚さ方向（中段で上下方向）に配置した構造を有する多層型の基板であり、図１の中段に示すように、表裏関係にある第１主面（上面）Ｆ１及び第２主面（下面）Ｆ２を有する。導体層２Ａ～２Ｆは、代表的には銅製であり、特に、銅の仕上がり厚さが１４０μｍ以上の基板は厚銅導体層と呼ばれる。
（【００１１】以降は省略されています）

関連特許