特許ウォッチ

公開番号2025176930
公報種別公開特許公報(A)
公開日2025-12-05
出願番号2024083344
出願日2024-05-22
発明の名称出力回路
出願人ウィルセミコンダクター (シャンハイ) カンパニーリミテッド
代理人弁理士法人YKI国際特許事務所
主分類H03K 19/0175 20060101AFI20251128BHJP(基本電子回路)
要約【課題】消費電力を抑え、ゲート駆動に悪影響を与えずに、pチャネルの出力トランジスタを速やかにオフする。
【解決手段】ドレインが出力端に接続されたpチャネルの出力トランジスタMP1と、出力トランジスタのゲート電圧をドライブするゲートドライブ回路A1と、出力トランジスタMP1のゲートに接続され、出力トランジスタのオフ時にオンしてゲート電圧をプルアップするnチャネルのプルアップトランジスタNATと、を含む。出力トランジスタMP1は、オンするためのしきい値電圧が比較的高いエンハンスドタイプであり、プルアップトランジスタNATは、オンするためのしきい値電圧が比較的低いネイティブタイプである。
【選択図】図2
特許請求の範囲【請求項１】
ドレインが出力端に接続されたｐチャネルの出力トランジスタと、
前記出力トランジスタのゲート電圧をドライブするゲートドライブ回路と、
前記出力トランジスタのゲートに接続され、前記出力トランジスタのオフ時にオンして前記ゲート電圧をプルアップするｎチャネルのプルアップトランジスタと、
を含み、
前記出力トランジスタは、オンするためのしきい値電圧が比較的高いエンハンスドタイプであり、
前記プルアップトランジスタは、オンするためのしきい値電圧が比較的低いネイティブタイプである、
出力回路。
続きを表示（約 280 文字）【請求項２】
請求項１に記載の出力回路であって、
前記プルアップトランジスタのドレインは高電圧電源に接続され、ソースが前記出力トランジスタのゲートに接続され、ゲートが、前記高電圧電源に接続された抵抗と電流源の接続点に接続される、
出力回路。
【請求項３】
請求項２に記載の出力回路であって、
ゲートが前記出力トランジスタのゲートに接続され、ドレインが前記高電圧電源に接続され、ソースが前記抵抗と電流源の接続点に接続される、ｎチャネルのエンハンスドタイプの保護トランジスタをさらに含む、
出力回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、ｐチャネルの出力トランジスタを利用した出力回路に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
出力トランジスタからの出力電流を負荷に供給し、負荷を駆動する出力回路が広く利用されている。この場合、出力トランジスタとしてＰチャネルＭＯＳＦＥＴを用い、そのゲートにゲートドライブ回路の出力を供給する場合がある。
【０００３】
ｐチャネルＭＯＳＦＥＴのソースが高電圧電源に接続されている場合、そのｐチャネルＭＯＳＦＥＴをオフにするにはそのゲートを抵抗や、別のＰチャネルＭＯＳＦＥＴでプルアップする方法が一般的である。
【０００４】
図１は、従来の出力回路の構成を示す図である。ゲートドライブ回路Ａ１の出力は、ｐチャネルの出力トランジスタＭＰ１のゲートに供給される。出力トランジスタＭＰ１のソースは電源Ｖｈｖに接続され、出力トランジスタＭＰ１のドレインは、負荷抵抗ＲＬを介しグランドに接続されると共に、出力電圧Ｖｏｕｔの出力端になっている。そして、出力トランジスタＭＰ１のゲートは、プルアップ抵抗Ｒ１を介し電源Ｖｈｖに接続されている。従って、出力トランジスタＭＰ１をオフする時に、ゲートドライブ回路Ａ１の出力がハイインピーダンスになると、プルアップ抵抗Ｒ１により出力トランジスタＭＰ１のゲートがプルアップされ、出力トランジスタＭＰ１がオフする。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
プルアップ抵抗Ｒ１を用いてプルアップする場合、プルアップ抵抗Ｒ１の抵抗値が小さいと出力トランジスタＭＰ１のゲートを駆動する回路特性に影響が出る。一方、プルアップ抵抗Ｒ１の抵抗値が大きいと出力トランジスタＭＰ１のターンオフに時間がかかる。
【０００６】
また、プルアップ抵抗Ｒ１に代え、別のｐチャネルトランジスタをプルアップに使用する場合、そのトランジスタのゲートを保護するためのボルテージクランプ回路が必要となる。ボルテージクランプのためには、抵抗に電流を流してクランプ電圧を発生する必要があり、動作時の特性、ターンオフ速度、ターンオフ時の消費電流のいずれかに不利な点が発生する。
【課題を解決するための手段】
【０００７】
本開示に係る出力回路は、
ドレインが出力端に接続されたｐチャネルの出力トランジスタと、
前記出力トランジスタのゲート電圧をドライブするゲートドライブ回路と、
前記出力トランジスタのゲートに接続され、前記出力トランジスタのオフ時にオンして前記ゲート電圧をプルアップするｎチャネルのプルアップトランジスタと、
を含み、
前記出力トランジスタは、オンするためのしきい値電圧が比較的高いエンハンスドタイプであり、
前記プルアップトランジスタは、オンするためのしきい値電圧が比較的低いネイティブタイプである。
【発明の効果】
【０００８】
本開示に係る出力回路によれば、消費電力を抑え、ゲート駆動に悪影響を与えずに、ｐチャネルの出力トランジスタを速やかにオフすることができる。
【図面の簡単な説明】
【０００９】
従来の出力回路の構成を示す回路図である。
実施形態に係る出力回路の構成を示す回路図である。
図２の回路の動作を説明するタイミングチャートである。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら、本開示の実施形態について以下に説明する。なお、以下の実施形態は本開示を限定するものではなく、また複数の例示を選択的に組み合わせてなる構成も本開示に含まれる。
（【００１１】以降は省略されています）

関連特許