特許ウォッチ

公開番号2025176181
公報種別公開特許公報(A)
公開日2025-12-03
出願番号2025155188,2024542598
出願日2025-09-18,2023-06-07
発明の名称電界効果トランジスタ
出願人株式会社デンソー
代理人弁理士法人快友国際特許事務所
主分類H10D 30/66 20250101AFI20251126BHJP()
要約【課題】電流拡散n層を設ける場合にゲート絶縁膜の絶縁破壊を抑制する。
【解決手段】電界効果トランジスタであって、上面にトレンチを有する半導体基板と、ゲート絶縁膜と、ゲート電極を有する。前記半導体基板が、p型のボディ層と、前記ボディ層の下側に配置されている下部n層を有する。前記下部n層が、前記ボディ層に対して下側から接している電流拡散n層と、前記電流拡散n層に対して下側から接しているとともに前記電流拡散n層よりも低いn型不純物濃度を有する低濃度n層を有する。前記トレンチの内面が、曲率半径が0.7μm以上の表面によって構成された側面と、前記側面と前記トレンチの下端とを接続しているとともに曲率半径が0.7μm未満の凹状の曲面によって構成された底部接続面を有する。前記電流拡散n層のピーク値を有する部分が、前記側面において前記ゲート絶縁膜に接している。
【選択図】図2
特許請求の範囲【請求項１】
電界効果トランジスタであって、
上面にトレンチを有する半導体基板と、
前記トレンチの内面を覆うゲート絶縁膜と、
前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極、
を有し、
前記半導体基板が、
前記ゲート絶縁膜に接するｎ型のソース層と、
前記ソース層の下側で前記ゲート絶縁膜に接するｐ型のボディ層と、
前記ボディ層の下側に配置されている下部ｎ層、
を有し、
前記下部ｎ層が、
前記ボディ層に対して下側から接している電流拡散ｎ層と、
前記電流拡散ｎ層に対して下側から接しており、前記電流拡散ｎ層よりも低いｎ型不純物濃度を有する低濃度ｎ層、
を有し、
前記半導体基板の深さ方向における前記電流拡散ｎ層内のｎ型不純物濃度分布が、ピーク値を有するように分布しており、
前記トレンチの前記内面が、
曲率半径が０．７μｍ以上の表面によって構成された側面と、
前記側面と前記トレンチの下端とを接続しており、曲率半径が０．７μｍ未満の凹状の曲面によって構成された底部接続面、
を有し、
前記電流拡散ｎ層の前記ピーク値を有する部分が、前記側面において前記ゲート絶縁膜に接している、
電界効果トランジスタ。
続きを表示（約 270 文字）【請求項２】
前記電流拡散ｎ層が、前記底部接続面において前記ゲート絶縁膜に接していない、請求項１に記載の電界効果トランジスタ。
【請求項３】
前記トレンチの前記下端において前記ゲート絶縁膜に接する底部ｐ層をさらに有する、請求項１または２に記載の電界効果トランジスタ。
【請求項４】
前記底部ｐ層が、前記ゲート絶縁膜に接する範囲で前記電流拡散ｎ層に接しており、
前記ボディ層と前記底部ｐ層の間の前記電流拡散ｎ層の厚さが０．１μｍ以上である、
請求項３に記載の電界効果トランジスタ。

発明の詳細な説明【技術分野】
【０００１】
本明細書に開示の技術は、電界効果トランジスタに関する。
続きを表示（約 1,900 文字）【０００２】
特許文献１に開示の電界効果トランジスタは、トレンチ型のゲート電極を有する。また、この電界効果トランジスタは、ゲート絶縁膜に接する範囲に、ｎ型のソース層と、ｐ型のボディ層と、ボディ層の下側に配置された下部ｎ層を有する。ゲート電極に所定の電位を印加すると、ボディ層にチャネルが形成され、チャネルにおってソース層と下部ｎ層が接続される。これによって、電界効果トランジスタがオンする。
【先行技術文献】
【特許文献】
【０００３】
特開２００８－２３５５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
下部ｎ層内のボディ層に隣接する範囲に、ｎ型不純物濃度が高い電流拡散ｎ層が設けられる場合がある。この構成によれば、チャネルから下部ｎ層内に流入した電子が電流拡散ｎ層内で横方向に拡散する。したがって、下部ｎ層のうちの電流拡散ｎ層よりも下側の領域（いわゆる、ドリフト層）で電流が拡散して流れやすくなり、電界効果トランジスタのオン抵抗が低減される。しかしながら、電流拡散ｎ層を設けると、電流拡散ｎ層に隣接する範囲でゲート絶縁膜に高い電界が生じやすくなる。本明細書では、電流拡散ｎ層を設ける場合にゲート絶縁膜の絶縁破壊を抑制する技術を提案する。
【課題を解決するための手段】
【０００５】
本明細書が開示する電界効果トランジスタは、上面にトレンチを有する半導体基板と、前記トレンチの内面を覆うゲート絶縁膜と、前記トレンチ内に配置されているとともに前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極を有する。前記半導体基板が、前記ゲート絶縁膜に接するｎ型のソース層と、前記ソース層の下側で前記ゲート絶縁膜に接するｐ型のボディ層と、前記ボディ層の下側に配置されている下部ｎ層、を有する。前記下部ｎ層が、前記ボディ層に対して下側から接している電流拡散ｎ層と、前記電流拡散ｎ層に対して下側から接しているとともに前記電流拡散ｎ層よりも低いｎ型不純物濃度を有する低濃度ｎ層、を有する。前記半導体基板の深さ方向における前記電流拡散ｎ層内のｎ型不純物濃度分布が、ピーク値を有するように分布している。前記トレンチの前記内面が、曲率半径が０．７μｍ以上の表面によって構成された側面と、前記側面と前記トレンチの下端とを接続しているとともに曲率半径が０．７μｍ未満の凹状の曲面によって構成された底部接続面、を有する。前記電流拡散ｎ層の前記ピーク値を有する部分が、前記側面において前記ゲート絶縁膜に接している。
【０００６】
底部接続面を覆っている範囲のゲート絶縁膜には、高い電界が印加され易い。したがって、底部接続面を覆っている範囲のゲート絶縁膜に高濃度のｎ層が接していると、その範囲のゲート絶縁膜に過度に高い電界が印加され易くなり、ゲート絶縁膜が絶縁破壊し易い。これに対し、本明細書が開示する電界効果トランジスタでは、電流拡散ｎ層のピーク値を有する部分が、トレンチの側面においてゲート絶縁膜に接している。トレンチの側面は曲率半径が０．７μｍ以上の比較的フラットな表面によって構成されている。このため、トレンチの側面において電流拡散ｎ層のピーク値を有する部分がゲート絶縁膜に接していても、ゲート絶縁膜に印加される電界が過度に高くなることを防止できる。したがって、この電界効果トランジスタでは、ゲート絶縁膜が絶縁破壊し難い。
【図面の簡単な説明】
【０００７】
実施例１のＭＯＳＦＥＴの断面斜視図。
実施例１のＭＯＳＦＥＴの上部の拡大断面図。
実施例２のＭＯＳＦＥＴの上部の拡大断面図。
実施例３のＭＯＳＦＥＴの上部の拡大断面図。
実施例４のＭＯＳＦＥＴの上部の拡大断面図。
実施例５のＭＯＳＦＥＴの上部の拡大断面図。
【発明を実施するための形態】
【０００８】
上述した電界効果トランジスタにおいては、前記電流拡散ｎ層が、前記底部接続面において前記ゲート絶縁膜に接していなくてもよい。
【０００９】
この構成によれば、ゲート絶縁膜の絶縁破壊をより効果的に抑制することができる。
【００１０】
上述した電界効果トランジスタは、前記トレンチの前記下端において前記ゲート絶縁膜に接する底部ｐ層をさらに有していてもよい。
（【００１１】以降は省略されています）

関連特許