特許ウォッチ

公開番号2025173758
公報種別公開特許公報(A)
公開日2025-11-28
出願番号2024079500
出願日2024-05-15
発明の名称半導体装置の製造方法および半導体装置の検査方法
出願人住友電気工業株式会社
代理人個人,個人
主分類H10D 30/01 20250101AFI20251120BHJP()
要約【課題】アバランシェ耐量が高いチップの製造方法および半導体装置の検査方法を提供する。
【解決手段】半導体装置は、第1主面を有する半導体基板と、半導体基板の面内に形成された複数のチップ領域とを有し、複数のチップ領域の夫々に電界効果トランジスタが形成されている。半導体装置の製造方法おいて、チップ領域を検査する工程は、チップ領域毎に電界効果トランジスタの降伏電圧を取得する工程と、第1主面に平行な第1軸に沿って並ぶチップ領域の位置に対する降伏電圧の依存性を第1高次関数で近似する工程と、第1高次関数を前記位置で1回微分して第1導関数を算出する工程と、第1軸に沿って並ぶチップ領域の良否を第1導関数に基づいて判定する工程と、を有する。第1導関数に基づいて判定する工程は、第1導関数の値が第1判定値よりも大きい位置のチップ領域が不良であると判定する。
【選択図】図8
特許請求の範囲【請求項１】
電界効果トランジスタを含む半導体装置の製造方法であって、
前記半導体装置は、第１主面を有する半導体基板と、前記半導体基板の面内に形成された複数のチップ領域とを有し、
複数の前記チップ領域のそれぞれに前記電界効果トランジスタが形成されており、
前記チップ領域ごとに前記電界効果トランジスタの降伏電圧を取得する工程と、
前記第１主面に平行な第１軸に沿って並ぶ前記チップ領域の位置に対する前記降伏電圧の依存性を第１高次関数で近似する工程と、
前記第１高次関数を前記位置で１回微分して第１導関数を算出する工程と、
前記第１軸に沿って並ぶ前記チップ領域の良否を前記第１導関数に基づいて判定する工程と、
を有し、
前記第１導関数に基づいて判定する工程は、前記第１導関数の値が第１判定値よりも大きい位置の前記チップ領域が不良であると判定することを含む、
半導体装置の製造方法。
続きを表示（約 1,300 文字）【請求項２】
前記第１判定値は、前記第１軸に沿って並ぶ複数の前記チップ領域ごとに算出される前記第１導関数の値の平均値に基づいて定められる、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１導関数に基づいて判定する工程は、前記平均値に対する前記第１導関数の値の割合が５％より大きい位置の前記チップ領域が不良であると判定することを含む、
請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１主面に平行かつ前記第１軸に垂直な第２軸における位置が異なる前記チップ領域ごとに、前記第１高次関数で近似する工程と、前記第１導関数を算出する工程と、前記第１導関数に基づいて判定する工程とを行う、
請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１主面に平行かつ前記第１軸に垂直な第２軸に沿って並ぶ前記チップ領域の位置に対する前記降伏電圧の依存性を第２高次関数で近似する工程と、
前記第２高次関数を前記位置で１回微分して第２導関数を算出する工程と、
前記チップ領域の良否を前記第２導関数に基づいて判定する工程と、
を有し、
前記第２導関数に基づいて判定する工程は、前記第２導関数の値が第２判定値よりも大きい位置の前記チップ領域が不良であると判定することを含む、
請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第１軸における位置が異なる前記チップ領域ごとに、前記第２高次関数で近似する工程と、前記第２導関数を算出する工程と、前記判定する工程とを行う、
請求項５に記載の半導体装置の製造方法。
【請求項７】
前記降伏電圧は、前記電界効果トランジスタのドレイン電流が１ｍＡとなるときのドレインソース間電圧である、
請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記第１軸は、前記半導体基板に設けられたオリエンテーションフラットに平行である、
請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
電界効果トランジスタを含む半導体装置の検査方法であって、
前記半導体装置は、第１主面を有する半導体基板と、前記半導体基板の面内に形成された複数のチップ領域とを有し、
複数の前記チップ領域のそれぞれに前記電界効果トランジスタが形成されており、
前記チップ領域ごとに前記電界効果トランジスタの降伏電圧を取得する工程と、
前記第１主面に平行な第１軸に沿って並ぶ前記チップ領域の位置に対する前記降伏電圧の依存性を第１高次関数で近似する工程と、
前記第１高次関数を前記位置で１回微分して第１導関数を算出する工程と、
前記第１軸に沿って並ぶ前記チップ領域の良否を前記第１導関数に基づいて判定する工程と、
を有し、
前記第１導関数に基づいて判定する工程は、前記第１導関数の値が第１判定値よりも大きい位置の前記チップ領域が不良であると判定することを含む、
半導体装置の検査方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置の製造方法および半導体装置の検査方法に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
スーパージャンクション構造を備えた半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－１６５０６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体基板の面内に複数のチップ領域が形成される場合、チップ領域ごとにアバランシェ耐量がばらつく場合がある。
【０００５】
本開示は、アバランシェ耐量が高いチップを製造できる半導体装置の製造方法および半導体装置の検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の半導体装置の製造方法は、電界効果トランジスタを含む半導体装置の製造方法であって、前記半導体装置は、第１主面を有する半導体基板と、前記半導体基板の面内に形成された複数のチップ領域とを有し、複数の前記チップ領域のそれぞれに前記電界効果トランジスタが形成されており、前記チップ領域ごとに前記電界効果トランジスタの降伏電圧を取得する工程と、前記第１主面に平行な第１軸に沿って並ぶ前記チップ領域の位置に対する前記降伏電圧の依存性を第１高次関数で近似する工程と、前記第１高次関数を前記位置で１回微分して第１導関数を算出する工程と、前記第１軸に沿って並ぶ前記チップ領域の良否を前記第１導関数に基づいて判定する工程と、を有し、前記第１導関数に基づいて判定する工程は、前記第１導関数の値が第１判定値よりも大きい位置の前記チップ領域が不良であると判定することを含む。
【発明の効果】
【０００７】
本開示によれば、アバランシェ耐量が高いチップを製造できる。
【図面の簡単な説明】
【０００８】
図１は、実施形態に係る半導体装置を示す図である。
図２は、実施形態に係る半導体装置のチップ領域を示す図である。
図３は、実施形態に係る半導体装置のチップ領域を示す断面図である。
図４は、実施形態に係る半導体装置の製造方法を示すフロー図である。
図５は、チップ領域を形成する工程を示す断面図（その１）である。
図６は、チップ領域を形成する工程を示す断面図（その２）である。
図７は、チップ領域を形成する工程を示す断面図（その３）である。
図８は、チップ領域を検査する工程を示すフロー図である。
図９は、降伏電圧のばらつきの分布を示す図である。
【発明を実施するための形態】
【０００９】
実施するための形態について、以下に説明する。
【００１０】
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。以下の説明では、ＸＹＺ直交座標系を用いるが、当該座標系は、説明のために定めるものであって、炭化珪素半導体装置の姿勢について限定するものではない。ＸＹ面視を平面視と称し、任意の点からみて、＋Ｚ方向を上方、上側または上と称することがあり、－Ｚ方向を下方、下側または下と称することがある。
（【００１１】以降は省略されています）

関連特許