特許ウォッチ

公開番号2025169987
公報種別公開特許公報(A)
公開日2025-11-14
出願番号2025140419,2023509881
出願日2025-08-26,2022-03-18
発明の名称表示装置、及び電子機器
出願人株式会社半導体エネルギー研究所
代理人
主分類G09F 9/30 20060101AFI20251107BHJP(教育;暗号方法;表示;広告;シール)
要約【課題】駆動回路に冗長性を持たせた表示装置を提供する。
【解決手段】第1層と、第1層の上方に位置する第2層と、を有する表示装置であって、第1層は、第1駆動回路と第2駆動回路とを有し、第2層は、第1画素領域と第2画素領域とを有する。第1画素領域は、第1画素回路を有し、第2画素領域は、第2画素回路を有する。第1画素領域は、第1回路に重畳する領域を有し、第2画素領域は、第2回路に重畳する領域を有する。第1画素回路は、第1配線を介して第1駆動回路に電気的に接続され、第2画素回路は、第2配線を介して第2駆動回路に電気的に接続され、第1配線は、スイッチを介して第2配線に電気的に接続されている。
【選択図】図1
特許請求の範囲【請求項１】
第１層と、前記第１層の上方に位置する第２層と、を有し、
前記第１層は、第１駆動回路と、第２駆動回路と、第３駆動回路と、を有し、
前記第２層は、第１画素領域と、第２画素領域と、第３画素領域と、を有し、
前記第１画素領域は、第１画素回路を有し、
前記第２画素領域は、第２画素回路を有し、
前記第３画素領域は、第３画素回路を有し、
前記第１画素領域は、前記第１駆動回路に重畳する領域を有し、
前記第２画素領域は、前記第２駆動回路に重畳する領域を有し、
前記第３画素領域は、前記第３駆動回路に重畳する領域を有し、
前記第１画素回路は、第１配線を介して前記第１駆動回路に電気的に接続され、
前記第２画素回路は、第２配線を介して前記第２駆動回路に電気的に接続され、
前記第３画素回路は、第３配線を介して前記第３駆動回路に電気的に接続され、
前記第１配線は、第１のスイッチを介して前記第２配線に電気的に接続され、
前記第２配線は、第２のスイッチを介して前記第３配線に電気的に接続され、
前記第１のスイッチがオフ状態及び前記第２のスイッチがオフ状態のときに、前記第１駆動回路が前記第１画素回路に第１画像データを送信し、前記第２駆動回路が前記第２画素回路に第２画像データを送信し、前記第３駆動回路が前記第３画素回路に第３画像データを送信する機能を有し、
前記第１のスイッチがオン状態及び前記第２のスイッチがオン状態のとき、前記第１駆動回路が、前記第１画素回路に前記第１画像データを送信し、前記第２画素回路に前記第２画像データを送信し、前記第３画素回路に前記第３画像データを送信する機能を有する、
表示装置。
続きを表示（約 700 文字）【請求項２】
請求項１において、
前記第１のスイッチは、前記第１層、又は前記第２層に含まれ、
前記第２のスイッチは、前記第１層、又は前記第２層に含まれている、
表示装置。
【請求項３】
請求項１、又は請求項２において、
前記第１層は、第１基板を有し、
前記第２層は、第２基板を有し、
前記第１基板、及び前記第２基板のそれぞれは、シリコンを材料とする半導体基板であり、
前記第１駆動回路、前記第２駆動回路及び前記第３駆動回路のそれぞれに含まれているトランジスタのチャネル形成領域は、前記第１基板に含まれているシリコンを有し、
前記第１画素領域、前記第２画素領域及び前記第３画素領域のそれぞれに含まれているトランジスタのチャネル形成領域は、前記第２基板に含まれているシリコンを有する、
表示装置。
【請求項４】
請求項１、又は請求項２において、
前記第１層は、第１基板を有し、
前記第１基板は、シリコンを材料とする半導体基板であり、
前記第１駆動回路、前記第２駆動回路及び前記第３駆動回路のそれぞれに含まれているトランジスタは、前記第１基板上に形成されているトランジスタであり、
前記第１画素領域、前記第２画素領域及び前記第３画素領域のそれぞれに含まれているトランジスタは、チャネル形成領域に金属酸化物が含まれているトランジスタである、
表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一の表示装置と、筐体と、を有する電子機器。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、表示装置、電子機器、及び半導体装置の作製方法に関する。
続きを表示（約 2,100 文字）【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、駆動方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、又はそれらの検査方法を一例として挙げることができる。
【背景技術】
【０００３】
ＶＲ（ＶｉｒｔｕａｌＲｅａｌｉｔｙ）、ＡＲ（ＡｕｇｍｅｎｔｅｄＲｅａｌｉｔｙ）などのＸＲ（ＣｒｏｓｓＲｅａｌｉｔｙ、又はＥｘｔｅｎｄｅｄＲｅａｌｉｔｙ）向けに適用可能な表示装置が求められている。具体的には、例えば、現実感、及び没入感を高めるために、当該表示装置としては、精細度の高いこと、色再現性の高いことなどが望まれている。
【０００４】
また、当該表示装置に適用可能なものとしては、例えば、液晶表示装置、有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）、発光ダイオード（ＬＥＤ：ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）等の発光デバイスを備える発光装置などが挙げられる。また、特許文献１には、有機ＥＬが含まれる発光デバイスを備えた、高画素数、高精細の表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
国際公開第２０１９／２２０２７８号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のとおり、ＸＲ向けの機器としては、表示品位が高い表示装置が求められている。また、ＸＲ向けの表示装置としては、例えば、眼鏡型の筐体、ゴーグル型の筐体に備える必要があるため、表示装置のサイズを小さくすることが好ましい。具体的には、例えば、ＶＲ向け機器の場合、表示装置の大きさ（対角の長さ）は、１インチ以上２インチ以下とすることが好ましい。また、例えば、ＡＲ向け機器の場合、表示装置の大きさは、３インチ以下とすることが好ましく、２インチ以下とすることがより好ましく、１．５インチ以下とすることがさらに好ましい。
【０００７】
一方で、ＸＲ向けの機器に備える表示装置としては、現実感、及び没入感を高めるためには、解像度を大きくする必要がある。この場合、例えば、定められたサイズにおいて、画素間、配線間などのピッチ幅を小さくする、画素のサイズを小さくする、などの設計を行うことで、当該サイズの中に設ける画素の数を増やすことができる。但し、表示装置内の画素の数が多くなる場合、１フレームあたりのデータ量が増加するため、表示装置を駆動させる駆動回路（ソースドライバ回路、ゲートドライバ回路など）の高速化が求められている。
【０００８】
また、表示装置において解像度を大きくした場合、表示装置に含まれる画素の数が多くなるため、表示装置を駆動させる駆動回路の規模が大きくなる。そのため、ＸＲ向けの機器の表示装置において、駆動回路の回路面積は小さくすることが好ましい。駆動回路の回路面積の縮小としては、例えば、トランジスタなどの回路素子のサイズを小さくする手段などが挙げられる。しかし、回路素子のサイズを小さくする場合、当該回路素子の特性にばらつきが生じる可能性があり、これを起因として駆動回路が適切に動作しない（駆動回路において動作不良が起こる）ことが起こり得る。
【０００９】
本発明の一態様は、駆動回路が冗長性を有する表示装置を提供することを課題の一とする。又は、本発明の一態様は、歩留まりが高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、表示品位が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、新規な表示装置を提供することを課題の一とする。又は、本発明の一態様は、上述したいずれかの表示装置を有する電子機器を提供することを課題の一とする。又は、本発明の一態様は、駆動回路が冗長性を有するための半導体装置の作製方法を提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置の作製方法を提供することを課題の一とする。
【００１０】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した課題、及び他の課題の全てを解決する必要はない。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許