特許ウォッチ

公開番号2025166672
公報種別公開特許公報(A)
公開日2025-11-06
出願番号2024070850
出願日2024-04-24
発明の名称スイッチング制御回路、電源回路
出願人富士電機株式会社
代理人弁理士法人一色国際特許事務所
主分類H02M 3/155 20060101AFI20251029BHJP(電力の発電,変換,配電)
要約【課題】複数の動作モードを切り替えてPFC回路の損失を低減するスイッチング制御回路を提供する。
【解決手段】交流電圧に応じた電圧が印加されるインダクタと、インダクタ電流を制御する第1トランジスタと、インダクタ及び第1トランジスタに接続される第2トランジスタと、を含み、交流電圧から目的レベルの出力電圧を生成するスイッチング制御回路であって、インダクタ電流が第1所定値となった後、第1トランジスタをオンし、出力電圧に応じたオン期間が経過すると、第1トランジスタをオフする第1駆動回路と、第1トランジスタのオン期間が第1期間より短い場合、第2トランジスタをオフし続けた状態で第1トランジスタをスイッチングする第1モードで駆動し、第1トランジスタのオン期間が第1期間より長い場合、第2トランジスタを第1トランジスタと相補的にスイッチングする第2モードで駆動する第2駆動回路と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
交流電圧に応じた電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御する第１トランジスタと、前記インダクタ及び前記第１トランジスタに接続される第２トランジスタと、を含み、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路であって、
前記インダクタ電流が第１所定値となった後、前記第１トランジスタをオンし、前記出力電圧に応じたオン期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、
前記第１トランジスタのオン期間が第１期間より短い場合、前記第２トランジスタをオフし続けた状態で前記第１トランジスタをスイッチングする第１モードで駆動し、前記第１トランジスタのオン期間が前記第１期間より長い場合、前記第２トランジスタを前記第１トランジスタと相補的にスイッチングする第２モードで駆動する第２駆動回路と、
を備えるスイッチング制御回路。
続きを表示（約 1,700 文字）【請求項２】
請求項１に記載のスイッチング制御回路であって、
前記交流電圧の位相角を検出する検出回路を備え、
前記第２駆動回路は、
前記オン期間が前記第１期間より長くなり、前記交流電圧の位相角が第１範囲となると、前記第２トランジスタを前記第２モードで駆動する、
スイッチング制御回路。
【請求項３】
請求項２に記載のスイッチング制御回路であって、
前記第２駆動回路は、
前記交流電圧の位相角が前記第１範囲外となると、前記第２トランジスタを前記第１モードで駆動する、
スイッチング制御回路。
【請求項４】
請求項３に記載のスイッチング制御回路であって、
前記検出回路は、
前記第１トランジスタがオフしてから前記インダクタ電流が前記第１所定値となるまでの期間に基づいて前記位相角を検出する、
スイッチング制御回路。
【請求項５】
交流電圧に応じた電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御する第１トランジスタと、前記インダクタ及び前記第１トランジスタに接続される第２トランジスタと、を含み、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路であって、
前記インダクタ電流が第１所定値となった後、前記第１トランジスタをオンし、前記出力電圧に応じたオン期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、
前記交流電圧を全波整流した全波整流電圧の瞬時値が前記出力電圧に応じた所定レベルより低くなると、前記第２トランジスタを第１同期整流モードで駆動し、前記瞬時値が前記所定レベルより高くなると、前記第２トランジスタを第２同期整流モードで駆動する第２駆動回路と、
を備え、
前記第１同期整流モードは、前記第２トランジスタを前記第１トランジスタと相補的にスイッチングするモードであり、
前記第２同期整流モードは、前記第１トランジスタがオフしてから前記第２トランジスタをオンし、前記第１トランジスタがオンしている際に前記インダクタ電流が流れる第１方向とは反対の第２方向に前記インダクタ電流が流れてから所定期間経過すると、前記第２トランジスタをオフするモードである、
スイッチング制御回路。
【請求項６】
請求項５に記載のスイッチング制御回路であって、
前記第２駆動回路は、
前記交流電圧の位相角が９０°を含む第２範囲内にある場合、前記第２トランジスタを前記第２同期整流モードで駆動する、
スイッチング制御回路。
【請求項７】
請求項６に記載のスイッチング制御回路であって、
前記第２駆動回路は、
前記オン期間が第１期間より長い場合、前記第２トランジスタを前記第２同期整流モードで駆動する、
スイッチング制御回路。
【請求項８】
請求項７に記載のスイッチング制御回路であって、
前記第２駆動回路は、
前記第１同期整流モードが第２期間継続した後、前記第２トランジスタを前記第２同期整流モードで駆動する、
スイッチング制御回路。
【請求項９】
請求項７に記載のスイッチング制御回路であって、
前記第２駆動回路は、
前記出力電圧に応じた帰還電圧が所定条件を満たすと、前記第２トランジスタを前記第２同期整流モードで駆動する、
スイッチング制御回路。
【請求項１０】
請求項８又は９に記載のスイッチング制御回路であって、
前記第２駆動回路は、
前記第２同期整流モードでの動作を開始してから前記位相角が９０°となるまでの第３期間が、前記位相角が９０°となった後に経過すると、前記第２トランジスタを前記第１同期整流モードで駆動する、
スイッチング制御回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、スイッチング制御回路、及び電源回路に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
臨界モードで動作する一般的な力率改善回路（以下、ＰＦＣ（ＰｏｗｅｒＦａｃｔｏｒＣｏｒｒｅｃｔｉｏｎ）回路と称する。）は、インダクタに流れるインダクタ電流のピーク値の波形を、交流電圧を整流した整流電圧の波形と相似形にして、力率を改善する（例えば、特許文献１，２）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－０５２５７８号公報
国際公開第２０２３／０４８０７４号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ＰＦＣ回路は、必要とされる出力電力により、（電流）臨界モード又は（電流）連続モードで動作する。臨界モードは比較的省電力の装置に、連続モードは比較的第電力の装置に用いられる。本提案は、臨界モードに関するものである。
【０００５】
しかしながら、臨界モードでＰＦＣ回路が動作する場合、トランジスタのスイッチング損失や、ダイオードの導通損失が問題となることがある。
【０００６】
本発明は、上記のような従来の問題に鑑みてなされたものであって、複数の動作モードを切り替えてＰＦＣ回路の損失を低減することが可能なスイッチング制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前述した課題を解決する本発明の第１の態様は、交流電圧に応じた電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御する第１トランジスタと、前記インダクタ及び前記第１トランジスタに接続される第２トランジスタと、を含み、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路であって、前記インダクタ電流が第１所定値となった後、前記第１トランジスタをオンし、前記出力電圧に応じたオン期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、前記第１トランジスタのオン期間が第１期間より短い場合、前記第２トランジスタをオフし続けた状態で前記第１トランジスタをスイッチングする第１モードで駆動し、前記第１トランジスタのオン期間が前記第１期間より長い場合、前記第２トランジスタを前記第１トランジスタと相補的にスイッチングする第２モードで駆動する第２駆動回路と、を備えるスイッチング制御回路である。
【０００８】
また、前述した課題を解決する本発明の第２の態様は、交流電圧に応じた電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御する第１トランジスタと、前記インダクタ及び前記第１トランジスタに接続される第２トランジスタと、を含み、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路であって、前記インダクタ電流が第１所定値となった後、前記第１トランジスタをオンし、前記出力電圧に応じたオン期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、前記交流電圧を全波整流した全波整流電圧の瞬時値が前記出力電圧に応じた所定レベルより低くなると、前記第２トランジスタを第１同期整流モードで駆動し、前記瞬時値が前記所定レベルより高くなると、前記第２トランジスタを第２同期整流モードで駆動する第２駆動回路と、を備え、前記第１同期整流モードは、前記第２トランジスタを前記第１トランジスタと相補的にスイッチングするモードであり、前記第２同期整流モードは、前記第１トランジスタがオフしてから前記第２トランジスタをオンし、前記第１トランジスタがオンしている際に前記インダクタ電流が流れる第１方向とは反対の第２方向に前記インダクタ電流が流れてから所定期間経過すると、前記第２トランジスタをオフするモードである、スイッチング制御回路である。
【０００９】
前述した課題を解決する本発明の第３の態様は、交流電圧に応じた電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御する第１トランジスタと、前記インダクタ及び前記第１トランジスタに接続される第２トランジスタと、を含み、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路であって、前記インダクタ電流が第１所定値となった後、前記第１トランジスタをオンし、前記出力電圧に応じたオン期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、前記第１トランジスタがオフしてから前記第２トランジスタをオンし、前記第１トランジスタがオンしている際に前記インダクタ電流が流れる第１方向とは反対の第２方向に前記インダクタ電流が流れてから所定期間経過すると、前記第２トランジスタをオフする第２駆動回路と、を備え、前記所定期間は、前記オン期間と、前記第１トランジスタがオフしてから前記インダクタ電流が前記第１所定値となるまでの期間とに基づいて演算される、スイッチング制御回路である。
【００１０】
また、前述した課題を解決する本発明の第４の態様は、交流電圧から目的レベルの出力電圧を生成する電源回路であって、前記交流電圧に応じた電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御する第１トランジスタと、前記インダクタ及び前記第１トランジスタに接続される第２トランジスタと、前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路と、を含み、前記スイッチング制御回路は、前記インダクタ電流が第１所定値となった後、前記第１トランジスタをオンし、前記出力電圧に応じたオン期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、前記第１トランジスタのオン期間が第１期間より短い場合、前記第２トランジスタをオフし続けた状態で前記第１トランジスタをスイッチングする第１モードで駆動し、前記第１トランジスタのオン期間が前記第１期間より長い場合、前記第２トランジスタを前記第１トランジスタと相補的にスイッチングする第２モードで駆動する第２駆動回路と、を備える電源回路である。
（【００１１】以降は省略されています）

関連特許