特許ウォッチ

公開番号2025166645
公報種別公開特許公報(A)
公開日2025-11-06
出願番号2024070815
出願日2024-04-24
発明の名称半導体集積回路及び機器
出願人キヤノン株式会社
代理人弁理士法人大塚国際特許事務所
主分類G01R 31/28 20060101AFI20251029BHJP(測定;試験)
要約【課題】
スキャンデータのホールド違反の発生を低減する回路において、回路規模の増加と電力消費の増加を抑制するのに有利な回路構成を提供すること。
【解決手段】
複数の論理回路は、それぞれデータを保持するn個のデータ保持回路と、スキャンデータを転送するスキャンチェーンと、クロック信号を遅延させる複数のクロックバッファを含むクロックラインとを含む。前記n個のデータ保持回路に前記クロックラインにおけるクロック信号が供給され、前記n個のデータ保持回路のうちの第1番目のデータ保持回路から第n番目のデータ保持回路へ向かう順方向において下流側のデータ保持回路ほど遅延量の大きいクロック信号が供給される。前記スキャンチェーンにより前記第n番目のデータ保持回路から前記第1番目のデータ保持回路へ向かう逆方向にスキャンデータが転送される。前記論理回路間では遅延調整部を介して前記スキャンデータが転送される。
【選択図】図2
特許請求の範囲【請求項１】
複数の論理回路が配置された半導体集積回路であって、各論理回路は、データを保持するｎ個のデータ保持回路と、スキャンデータを転送するスキャンチェーンと、クロック信号を遅延させる複数のクロックバッファを含むクロックラインと、を含み、
前記ｎ個のデータ保持回路に前記クロックラインにおけるクロック信号が供給され、
前記ｎ個のデータ保持回路のうちの第１番目のデータ保持回路から第ｎ番目のデータ保持回路へ向かう順方向において、下流側のデータ保持回路ほど遅延量の大きいクロック信号が前記クロックラインから供給され、
前記スキャンチェーンは、前記第ｎ番目のデータ保持回路から前記第１番目のデータ保持回路へ向かう逆方向にスキャンデータを転送するよう配置され、
前記論理回路の間では第１遅延調整部を介して前記スキャンデータが転送される、
ことを特徴とする半導体集積回路。
続きを表示（約 800 文字）【請求項２】
前記第１遅延調整部はラッチ回路であり、前記ラッチ回路は、前記ラッチ回路への入力を前記クロック信号の半周期分遅らせて出力することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
所定数の前記論理回路により論理回路グループが構成され、
前記論理回路グループの間でスキャンデータの転送を制御する切り換え回路と、前記切り替え回路を制御する制御部と、をさらに有することを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
前記切り替え回路は、前記スキャンデータを前記論理回路グループへ供給するか、前記論理回路グループをバイパスするかを制御することを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
前記論理回路グループの間に前記スキャンデータを遅延させる第２遅延調整部を有することを特徴とする請求項３に記載の半導体集積回路。
【請求項６】
前記第２遅延調整部はラッチ回路であり、前記ラッチ回路は入力を前記クロック信号の半周期分遅らせて出力させることを特徴とする請求項５に記載の半導体集積回路。
【請求項７】
前記切り替え回路はマルチプレクサを含むことを特徴とする請求項３に記載の半導体集積回路。
【請求項８】
前記論理回路はリップルカウンタとして動作することを特徴とする請求項１に記載の半導体集積回路。
【請求項９】
前記リップルカウンタはアナログデジタル変換器からのデータのビット数を削減するフィルタの一部を構成することを特徴とする請求項８に記載の半導体集積回路。
【請求項１０】
前記アナログデジタル変換器はイメージセンサからのアナログデータをデジタル変換する請求項９に記載の半導体集積回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体集積回路およびそれを用いた機器に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
半導体集積回路のテストを、半導体集積回路にスキャンチェーンを組み込んで行う方法がある。半導体集積回路の例としてイメージセンサがある。イメージセンサでは、画素の情報をデジタル信号へ変換するためのアナログデジタル変換器（ＡＤＣ）と高周波ノイズ成分を除去するためのフィルタ回路が使用されている。イメージセンサの多画素化に伴い、テストの対象となるフィルタ回路などの論理回路の規模が大きくなってきている。ホールド違反を低減する技術として特許文献１がある。
【先行技術文献】
【特許文献】
【０００３】
特開２００４－３０１６６
【発明の概要】
【発明が解決しようとする課題】
【０００４】
回路規模の増大により、回路のテストに使用するスキャンチェーンでのデータのホールドを保証するための回路規模が増加するという課題があった。回路規模の増加に伴って回路と電力消費も増加する。本発明は、スキャンデータのホールド違反の発生を低減する回路において、回路規模の増加と電力消費の増加を抑制するのに有利な回路構成を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様は、複数の論理回路が配置された半導体集積回路であって、各論理回路は、データを保持するｎ個のデータ保持回路と、スキャンデータを転送するスキャンチェーンと、クロック信号を遅延させる複数のクロックバッファを含むクロックラインと、を含み、前記ｎ個のデータ保持回路に前記クロックラインにおけるクロック信号が供給され、前記ｎ個のデータ保持回路のうちの第１番目のデータ保持回路から第ｎ番目のデータ保持回路へ向かう順方向において、下流側のデータ保持回路ほど遅延量の大きいクロック信号が前記クロックラインから供給され、前記スキャンチェーンは、前記第ｎ番目のデータ保持回路から前記第１番目のデータ保持回路へ向かう逆方向にスキャンデータを転送するよう配置され、前記論理回路の間では第１遅延調整部を介して前記スキャンデータが転送されることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、スキャンデータのホールド違反の発生を低減する回路において、回路規模の増加と電力消費の増加を抑制するのに有利な回路構成を提供することができる。
【図面の簡単な説明】
【０００７】
実施形態１を説明するための半導体集積回路の例。
実施形態１に係るフィルタ回路の構成例。
実施形態１に係る遅延調整部の例。
実施形態１に係るタイミングチャート。
実施形態１に係る半導体集積回路の変形例。
実施形態２に関わるフィルタ回路の構成例。
実施形態２のテストを説明するためのフローチャート。
半導体集積回路の機器への適用を説明する図。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
【０００９】
（実施形態１）
本発明を適用した半導体集積回路の例について図１により説明する。図１は、アナログデジタル変換器（ＡＤＣ）１０１とフィルタ回路部１０２を示している。イメージセンサなどの半導体集積回路には、イメージセンサからのアナログデータをデジタルデータに変換するＡＤＣ１０１とフィルタ回路部１０２とが多数実装されている。ＡＤＣ１０１はクロック１０３とクロックイネーブル１０４をフィルタ回路１０２へ出力する。クロックイネーブル１０４は、ここでは１本しか配線が示されていないが、実際は多ビット信号を伝送するための複数本の配線があってもよい。以下では、クロックイネーブル１０４はＡＤＣ１０１から３２ビット分に相当する３２個が出力されているものとして説明する。ＡＤＣ１０１としては、スロープ型Ａ／Ｄ変換回路、逐次比較型Ａ／Ｄ変換回路、デルタシグマ（ΔΣ）型Ａ／Ｄ変換回路などが用いられるが、これらに限定されるものではない。
【００１０】
以下に論理回路をスキャンテストする例について説明する。本実施形態ではスキャンテストの対象としてフィルタ回路部１０２をテストする例について説明する。テストの対象はフィルタに限らず、他のタイプの論理回路であってもよい。スキャンテストはテストクロック１０５に基づいて行われる。テストクロック１０５はフィルタ回路部１０２のスキャンテストに使用されるクロックである。テストクロック１０５は、フィルタ回路部１０２に配置された複数のフィルタ回路に対して、各フィルタへ複数に分岐されて入力される。この例ではフィルタ回路部１０２に、ＡＤＣ１０１の出力ビット数３２に対応した３２個のフィルタ回路が配置される。テストクロック１０５は各フィルタ回路に対して分岐されて供給される。ＡＤＣ１０１の出力ビット数に応じて配置されるフィルタ回路をまとめて１つの論理回路グループと称することができる。本実施形態では、３２個のフィルタ回路により１つの論理回路グループが構成されている。論理回路グループを構成する論理回路の数はこれに限定されず、必要に応じて所定数の論理回路から構成できる。本実施形態のフィルタ回路部１０２はＡ／Ｄ変換されたデータに含まれるノイズを除去するものであり、デシメーションフィルタなども含まれる。
（【００１１】以降は省略されています）

関連特許