特許ウォッチ

公開番号2025166544
公報種別公開特許公報(A)
公開日2025-11-06
出願番号2024070636
出願日2024-04-24
発明の名称半導体装置およびその製造方法
出願人ルネサスエレクトロニクス株式会社
代理人弁理士法人深見特許事務所
主分類H10D 30/67 20250101AFI20251029BHJP()
要約【課題】ソフトエラーの発生を抑制可能な半導体装置を提供する。
【解決手段】
半導体装置は、単結晶層を有する半導体基板と、単結晶層に形成されている複数の半導体素子と、平面視において複数の半導体素子の各々を囲むように半導体基板に形成されており、複数の半導体素子間を互いに分離する分離膜とを備える。分離膜は、反強誘電体からなる。分離膜の比誘電率の最小値が2未満である。
【選択図】図1
特許請求の範囲【請求項１】
単結晶層を有する半導体基板と、
前記単結晶層に形成されている複数の半導体素子と、
平面視において前記複数の半導体素子の各々を囲むように前記半導体基板に形成されており、前記複数の半導体素子間を互いに分離する分離膜とを備え、
前記分離膜は、反強誘電体からなり、
前記分離膜の比誘電率の最小値が２未満である、半導体装置。
続きを表示（約 1,000 文字）【請求項２】
バルク層と、単結晶層とを有する半導体基板と、
前記単結晶層に形成されている複数の半導体素子とを備え、
前記半導体基板は、前記バルク層と前記単結晶層との間に配置されており、前記バルク層と前記複数の半導体素子との間を分離する分離膜をさらに有し、
前記分離膜は、反強誘電体からなり、
前記分離膜の比誘電率の最小値が２未満である、半導体装置。
【請求項３】
前記分離膜の比誘電率の最大値が２．９よりも大きい、請求項１または２に記載の半導体装置。
【請求項４】
前記分離膜のヤング率が８ＧＰａ以上である、請求項１または２に記載の半導体装置。
【請求項５】
前記分離膜の残留分極量が１５μＣ／ｃｍ
2
以下である、請求項１または２に記載の半導体装置。
【請求項６】
前記分離膜内に複数の空孔が形成されていない、請求項１または２に記載の半導体装置。
【請求項７】
前記反強誘電体を構成する材料は、ＨｆＯ
2
、ＺｒＯ
2
、Ｐｂ（Ｉｎ
0.5
Ｎｂ
0.5
）Ｏ
3
、ＮｂＮａＯ
3
、ＺｒＰｂＯ
3
、ＴｉＺｒＬａＰｂＯ
3
、ＴｉＺｒＰｂＯ
3
、ＮＨ
4
Ｈ
2
ＰＯ
4
、またはＮＨ
4
Ｈ
2
ＡｓＯ
4
からなる群から選択される少なくともいずれかである、請求項１または２に記載の半導体装置。
【請求項８】
前記分離膜の膜厚は、２ｎｍ以上５０ｎｍ未満である、請求項１または２に記載の半導体装置。
【請求項９】
前記分離膜は、前記分離膜を介して隣り合う２つの領域間を電気的に絶縁する絶縁膜であり、
前記２つの領域間に通常動作時に加わる電場が、前記反強誘電体において自発分極が生じる電場未満とされている、請求項１または２に記載の半導体装置。
【請求項１０】
前記分離膜を介して前記２つの領域間に通常動作時に加わる電圧が、前記複数の半導体素子の各々の駆動電圧の２倍未満である、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置およびその製造方法に関する。
続きを表示（約 1,100 文字）【背景技術】
【０００２】
従来、半導体基板に形成された複数の半導体素子を互いに電気的に分離するための素子分離膜を有する半導体装置が知られている（例えば、特開２０１３－２２２８３８号公報（特許文献１）参照）。
【０００３】
また、埋め込み絶縁膜を有するＳＯＩ（Silicon On Insulator）基板と、ＳＯＩ基板の半導体層に形成されたトランジスとを備える半導体装置が知られている（例えば、特開２００２－３１３９０６号公報参照）。
【先行技術文献】
【特許文献】
【０００４】
特開２０１３－２２２８３８号公報
特開２００２－３１３９０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、半導体装置の動作速度の高速化に伴い、素子分離膜及び埋め込み絶縁膜といった分離膜の容量の低減が求められており、分離膜を構成する材料として、比誘電率がシリコン酸化膜よりも低い材料の探索が行われている。
【０００６】
しかしながら、比誘電率がシリコン酸化膜よりも低い材料を分離膜に採用した場合、分離膜がシリコン酸化膜からなる場合と比べて、ソフトエラーの発生を抑制することが困難である。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態に係る半導体装置は、単結晶層を有する半導体基板と、単結晶層に形成されている複数の半導体素子と、平面視において複数の半導体素子の各々を囲むように半導体基板に形成されており、複数の半導体素子間を互いに分離する分離膜とを備える。分離膜は、反強誘電体からなる。分離膜の比誘電率の最小値が２未満である。
【０００９】
他の実施の形態に係る半導体装置は、バルク層と、単結晶層とを有する半導体基板と、単結晶層に形成されている複数の半導体素子とを備える。半導体基板は、バルク層と単結晶層との間に配置されており、バルク層と複数の半導体素子との間を分離する分離膜をさらに有する。分離膜は、反強誘電体からなる。分離膜の比誘電率の最小値が２未満である。
【００１０】
一実施の形態に係る半導体装置の製造方法は、単結晶層を有する半導体基板を準備する第１工程と、単結晶層に複数の半導体素子を形成する第２工程と、単結晶層に複数の半導体素子間を互いに分離する分離膜を形成する第３工程とを備える。第３工程では、反強誘電体からなる分離膜が、平面視において複数の半導体素子の各々を囲むように、反強誘電体のキュリー点未満の温度で形成される。
（【００１１】以降は省略されています）

関連特許