特許ウォッチ

公開番号2025164508
公報種別公開特許公報(A)
公開日2025-10-30
出願番号2024068526
出願日2024-04-19
発明の名称インバータ基板及びインバータ装置
出願人三菱重工業株式会社
代理人個人,個人,個人
主分類H02M 7/48 20070101AFI20251023BHJP(電力の発電,変換,配電)
要約【課題】部品の一部が短絡故障した場合でもインバータ制御を継続して行うこと。
【解決手段】インバータ基板40の基板41の第1面には、複数の低周波用キャパシタ22が実装された第1パターン31と、第1パターン31と電気的に絶縁されて設けられるとともに、少なくとも一つの高圧側スイッチング素子20aと少なくとも一つの高周波用キャパシタ21が実装された複数の第2パターン32と、各第2パターン32に対応して設けられ、対応する第2パターン32と第1パターン31とを電気的に接続する複数の短絡保護部品25とが設けられている。第1パターン31は、直流バスに接続され、各短絡保護部品25は、対応する第2パターン32に実装された高圧側スイッチング素子20a又は高周波用キャパシタ21が短絡した場合に、対応する第2パターン32と第1パターン31との電気的接続を遮断する。
【選択図】図4

特許請求の範囲【請求項１】
複数のスイッチング素子、複数の第１キャパシタ、及び前記第１キャパシタよりも静電容量の小さい複数の第２キャパシタが実装されたインバータ基板であって、
基板の第１面に設けられるとともに、複数の前記第１キャパシタが実装された第１パターンと、
前記基板の第１面において、前記第１パターンと電気的に絶縁されて設けられるとともに、少なくとも一つのスイッチング素子と少なくとも一つの第２キャパシタが実装された複数の第２パターンと、
各前記第２パターンに対応して設けられ、対応する第２パターンと前記第１パターンとを電気的に接続する複数の短絡保護部品と、
を備え、
前記第１パターンは、直流バスに接続され、
各前記短絡保護部品は、対応する前記第２パターンに実装された前記スイッチング素子又は前記第２キャパシタが短絡した場合に、対応する前記第２パターンと前記第１パターンとの電気的接続を遮断するインバータ基板。
続きを表示（約 920 文字）【請求項２】
前記基板の第２面に設けられるとともに、複数の前記第１キャパシタの低電圧側端子が接続される第３パターンと、
前記基板の第２面に設けられるとともに、各前記第２パターンと前記基板を挟んで対向する位置にそれぞれ設けられた第４パターンと、
を備え、
各前記第２パターンには、高圧側スイッチング素子が実装され、
各前記第４パターンには、低圧側スイッチング素子が実装される請求項１に記載のインバータ基板。
【請求項３】
各前記低圧側スイッチング素子に対応して設けられるとともに、前記第３パターンと前記第４パターンとの間に実装されたスイッチング駆動回路を備える請求項２に記載のインバータ基板。
【請求項４】
各前記第２パターン及び各前記第４パターンには、同数の前記スイッチング素子が実装されている請求項１に記載のインバータ基板。
【請求項５】
前記スイッチング素子は、前記短絡保護部品の数に応じて決定されるマージン条件を満足する特性を有する部品とされている請求項４に記載のインバータ基板。
【請求項６】
各前記第１キャパシタに対して、２つの前記短絡保護部品が接続され、
２つの前記短絡保護部品は、前記第１キャパシタを挟んで両側に設けられている請求項１に記載のインバータ基板。
【請求項７】
各前記第２パターンに、温度センサが設けられている請求項１に記載のインバータ基板。
【請求項８】
請求項１から７のいずれか１項に記載のインバータ基板と、
前記スイッチング素子を制御する制御回路と
を備えるインバータ装置。
【請求項９】
請求項７に記載のインバータ基板と、
前記スイッチング素子を制御する制御回路と
を備え、
前記制御回路は、前記温度センサに基づいて前記短絡保護部品が作動しているか否かを判定する判定部と、
前記短絡保護部品が作動していると判定した場合に、出力を低下させる制御を行う出力制御部と
を備えるインバータ装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、インバータ基板及びインバータ装置に関するものである。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
従来、電力変換装置の一つとして、パワー素子であるスイッチング素子を用いたインバータ装置が知られている。例えば、非特許文献１には、多極モータの巻線毎にフルブリッジインバータを設けたインバータ装置が開示されている。
非特許文献１に開示されるインバータ装置は、１０極モータを制御するためのインバータであり、３０枚（＝１０極×３相）のインバータ基板を有している。また、損失低減するために、フルブリッジインバータの１スイッチ当たり、複数のＦＥＴ素子（例えば、１０個のＦＥＴ素子）を並列接続して用いている。更に、ＦＥＴ素子と並列に複数の高周波用キャパシタ（例えば、１１個のキャパシタ）を接続している。このため、１つのインバータ基板に搭載される部品数は、極めて多くなる。
【先行技術文献】
【非特許文献】
【０００３】
ＭｏｈａｍｍａｄＭ．Ｑａｓｉｍ、外５名、“ＤｅｓｉｇｎａｎｄＯｐｔｉｍｉｚａｔｉｏｎｏｆａｎＩｎｖｅｒｔｅｒｆｏｒａＯｎｅ－ＭｅｇａｗａｔｔＵｌｔｒａ－ＬｉｇｈｔＭｏｔｏｒＤｒｉｖｅ”、ＡＩＡＡＡｖｉａｔｉｏｎＦｏｒｕｍ２０２３、インターネット＜https://dspace.mit.edu/bitstream/handle/1721.1/150871/2023_AIAA_Paper_1MW_PE%5B99%5D.pdf?sequence=2&isAllowed=y＞
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このように、多数の部品が１枚のインバータ基板に搭載されるようなインバータ装置では、多くの部品が高電圧直流バスに並列接続される。このため、これらの部品の一つでも短絡故障すると、高電圧直流バスの電圧が０Ｖとなり、全てのインバータ基板の機能が停止するおそれがある。
【０００５】
本開示は、このような事情に鑑みてなされたものであって、部品の一部が短絡故障した場合でもインバータ制御を継続して行うことのできるインバータ基板及びインバータ装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一態様に係るインバータ基板は、複数のスイッチング素子、複数の第１キャパシタ、及び前記第１キャパシタよりも静電容量の小さい複数の第２キャパシタが実装されたインバータ基板であって、基板の第１面に設けられるとともに、複数の前記第１キャパシタが実装された第１パターンと、前記基板の第１面において、前記第１パターンと電気的に絶縁されて設けられるとともに、少なくとも一つのスイッチング素子と少なくとも一つの第２キャパシタが実装された複数の第２パターンと、各前記第２パターンに対応して設けられ、対応する第２パターンと前記第１パターンとを電気的に接続する複数の短絡保護部品と、を備え、前記第１パターンは、直流バスに接続され、各前記短絡保護部品は、対応する前記第２パターンに実装された前記スイッチング素子又は前記第２キャパシタが短絡した場合に、対応する前記第２パターンと前記第１パターンとの電気的接続を遮断する。
【０００７】
本開示の一態様に係るインバータ装置は、上記記載のインバータ基板と、前記スイッチング素子を制御する制御回路とを備える。
【発明の効果】
【０００８】
本開示によれば、部品の一部が短絡故障した場合でもインバータ制御を継続して行うことができる。
【図面の簡単な説明】
【０００９】
本開示の第１実施形態に係るインバータ装置が備えるインバータ回路の一構成例を概略的に示した図である。
本開示の第１実施形態に係るインバータ装置が三相インバータの場合のインバータ回路の一構成例を概略的に示した図である。
本開示の第１実施形態に係るハーフブリッジ回路の一構成例を概略的に示した図である。
本開示の第１実施形態に係るインバータ基板の第１面の部品実装例を示した図である。
本開示の第１実施形態に係るインバータ基板の第２面の部品実装例を示した図である。
本開示の第１実施形態に係る第１パターンの部品実装例を示した図である。
本開示の第１実施形態に係る第１パターンの部品実装例を示した図である。
本開示の第１実施形態に係る第１パターンの部品実装例を示した図である。
本開示の第１実施形態において、１つのレグを構成する高圧側スイッチング素子と低圧側スイッチング素子との基板実装例を示した図である。
本開示の第１実施形態に係る短絡保護部品の配置について説明するための図である。
本開示の第１実施形態に係る短絡保護部品の配置について説明するための図である。
本開示の第１実施形態に係る短絡保護部品の配置について説明するための図である。
本開示の第１実施形態に係る短絡保護部品の配置について説明するための図である。
本開示の第２実施形態に係るインバータ基板の第１面における部品実装例を示した図である。
本開示の第２実施形態に係るインバータ装置の概略構成を示したブロック図である。
【発明を実施するための形態】
【００１０】
〔第１実施形態〕
以下に、本開示に係るインバータ基板及びインバータ装置の第１実施形態について、図面を参照して説明する。
図１は、本実施形態に係るインバータ装置が備えるインバータ回路１の一構成例を概略的に示した図である。図１に示すように、本実施形態に係るインバータ回路１は、２つのハーフブリッジ回路３（３ａ、３ｂ）を備える単相フルブリッジインバータ回路とされている。以下、各ハーフブリッジ回路を区別して説明する必要がある場合には、ハーフブリッジ回路３ａ、３ｂと称し、区別して説明する必要のない場合には、単にハーフブリッジ回路３と称する。また、他の構成についても同様に取り扱う。
（【００１１】以降は省略されています）

関連特許