特許ウォッチ

公開番号2025155995
公報種別公開特許公報(A)
公開日2025-10-14
出願番号2025037990
出願日2025-03-11
発明の名称半導体集積回路装置
出願人エイブリック株式会社
代理人
主分類H01L 21/3205 20060101AFI20251002BHJP(基本的電気素子)
要約【課題】外部からの水分の侵入の影響を抑制した半導体集積回路装置を提供する。
【解決手段】アナログ素子120を含むアナログ回路と、デジタル素子110を含むデジタル回路と、アルミニウム配線(13、23)を有する半導体集積回路装置であって、アナログ素子とアルミニウム配線とは、高融点金属窒化物(11、24)を介して電気的に接続され、デジタル素子とアルミニウム配線は、高融点金属(12、26)を介して電気的に接続される半導体集積回路装置とした。
【選択図】図1
特許請求の範囲【請求項１】
アナログ素子を含むアナログ回路と、デジタル素子を含むデジタル回路と、アルミニウム配線を有する半導体集積回路装置であって、
前記デジタル回路は第１の素子形成領域に形成され、前記アナログ回路は第２の素子形成領域に形成され、
前記アナログ素子と前記アルミニウム配線とは、高融点金属窒化物を介して電気的に接続され、
前記デジタル素子と前記アルミニウム配線は、高融点金属を介して電気的に接続されていることを特徴とする半導体集積回路装置。
続きを表示（約 500 文字）【請求項２】
前記アナログ回路上の前記アルミニウム配線上に高融点金属窒化膜が形成されている事を特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記デジタル回路上の前記アルミニウム配線上に高融点金属膜と高融点金属窒化膜がこの順に形成されている事を特徴とする請求項２記載の半導体集積回路装置。
【請求項４】
第一の絶縁膜層上に形成されたヒューズ素子と、前記ヒューズ素子を覆うように形成された第二の絶縁膜層と、前記第二の絶縁膜層上に形成された最終保護膜と、前記ヒューズ素子の上部の前記最終保護膜及び前記第二の絶縁膜層が開口されたヒューズ開口部を有し、
前記ヒューズ開口部は、前記第２の素子形成領域に形成されることを特徴とする請求項１又は２に記載の半導体集積回路装置。
【請求項５】
前記第２の素子形成領域がチップ周辺に配置されていることを特徴とする請求項１又は２に記載の半導体集積回路装置。
【請求項６】
前記第２の素子形成領域がチップ周辺に配置されていることを特徴とする請求項３に記載の半導体集積回路装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体集積回路装置に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
外部から印加されるアナログ信号を元に電気機器に信号を出力したり、アナログ信号をデジタル処理するためにアナログーデジタル変換するような半導体集積回路装置は、アナログ回路とデジタル回路とを備える。
【０００３】
アナログ回路には、定電圧回路、定電流回路、抵抗素子等のように、ばらつきの少なさや素子特性の高安定性、高信頼性が得られるような構造をもつアナログ素子が用いられる。一方デジタル回路には、高速動作が可能な寄生抵抗の低い構造をもつデジタル素子が求められる。デジタル素子は、オン状態とオフ状状態との差が明確であれば素子特性のばらつきが厳しく求められる事は少ない。
【０００４】
アナログ素子に求められる高安定性の１つに、外部からの温度や湿度、バイアスなどのストレスに対して長期的に特性変動が少ない事が挙げられる。その中でもバイアスストレスについては素子特性が劣化するメカニズムが研究され、バイアス緩和のための様々な構成が提案されている。
【０００５】
それに対し湿度や水分侵入による影響は、バイアスとともに複合的に作用する事が多くその劣化メカニズムも複雑なので、水分が侵入する事そのものを防ぐような構造が提案されている。
【０００６】
特許文献１には、水分浸入による特性変動を抑制するために、ヒューズ素子上のレーザー照射のために設けられたパッシベーション開口部の周囲にガードリングを設置する技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
特開２０１４－１６０８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１には、あらかじめ定められたヒューズ開口部の周囲を取り囲む、金属配線材料からなるガードリングをさらに有することで長期信頼性劣化の起因となるような、ヒューズ開口部から積層された層間絶縁膜側壁からの水分進入経路を確実に遮断し、ＮＢＴＩおよび配線腐食によるＩＣの特性劣化を防止することが開示されている。
【０００９】
しかしながら、ヒューズのためのパッシベーション開口部を起点とした水分浸入による半導体素子の特性変動を抑制することについて開示があるものの、半導体素子の深層への水分侵入による半導体素子の特性変動を抑制することに対しては改善の余地があった。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、
アナログ素子を含むアナログ回路と、デジタル素子を含むデジタル回路と、アルミニウム配線を有する半導体集積回路装置であって、
前記デジタル回路は第１の素子形成領域に形成され、前記アナログ回路は第２の素子形成領域にされ、
前記アナログ素子と前記アルミニウム配線とは、高融点金属窒化物を介して電気的に接続され、
前記デジタル素子と前記アルミニウム配線は、高融点金属を介して電気的に接続されていることを特徴とする半導体集積回路装置とする。
【発明の効果】
（【００１１】以降は省略されています）

関連特許