特許ウォッチ

公開番号2025150534
公報種別公開特許公報(A)
公開日2025-10-09
出願番号2024051449
出願日2024-03-27
発明の名称プリント基板および電子制御装置
出願人株式会社デンソー
代理人名古屋国際弁理士法人
主分類H05K 3/46 20060101AFI20251002BHJP(他に分類されない電気技術)
要約【課題】プリント基板の信頼性を向上させる。
【解決手段】プリント基板2は、誘電体層21～29と導体パターン層11～20と正極端子スルーホール31と負極端子スルーホール32と正極内層ビア37および負極内層ビア38とを備える。正極内層ビア37および負極内層ビア38はそれぞれ、第2層から第9層の誘電体層22～29までで誘電体層22～29のそれぞれを貫通し、内周面に正極内層ビア導体37aおよび負極内層ビア38が形成され、少なくとも一部が内層ビア配置領域内に含まれる。第2層から第10層までの導体パターン層12～20のうち少なくとも1層により、正極端子スルーホール31と正極内層ビア37とが接続され、負極端子スルーホール32と負極内層ビア38とが接続される。
【選択図】図2
特許請求の範囲【請求項１】
Ｎを３以上の整数として、第１層から第（Ｎ－１）層までの複数の誘電体層（２１～２９）と、
複数の前記誘電体層と交互に積層される第１層から第Ｎ層までの複数の導体パターン層（１１～２０）と、
第１層から第（Ｎ－１）層までの複数の前記誘電体層を貫通し、内周面に第１スルーホール導体（３１ａ）が形成され、コンデンサ（１００）の正極端子（１０１）が挿入される第１スルーホール（３１）と、
第１層から第（Ｎ－１）層までの複数の前記誘電体層を貫通し、内周面に第２スルーホール導体（３２ａ）が形成され、前記コンデンサの負極端子（１０２）が挿入される第２スルーホール（３２）と、
前記第１スルーホールと前記第２スルーホールとの間の間隔であるスルーホール間隔（ＴＤ）を隔てて互いに平行に配置されて、前記第１スルーホールの中心（Ｃ１）と前記第２スルーホールの中心（Ｃ２）とを結ぶスルーホール連結直線（Ｌ３）に対して垂直に交わり、前記第１スルーホールと前記第２スルーホールとの間に配置される２つの直線を第１直線（Ｌ１）および第２直線（Ｌ２）とし、前記正極端子および前記負極端子がそれぞれ前記第１スルーホールおよび前記第２スルーホールに挿入されることにより前記コンデンサが第１層の前記導体パターン層の上に配置された場合において前記コンデンサの直下となり、且つ、前記第１直線と前記第２直線とで挟まれる領域を内層ビア配置領域（Ｒ１）として、第２層から第（Ｎ－１）層までの前記誘電体層の何れか１層の前記誘電体層から第（Ｎ－１）層の前記誘電体層までで前記誘電体層のそれぞれを貫通し、内周面に内層ビア導体（３７ａ，３８ａ）が形成され、少なくとも一部が前記内層ビア配置領域内に含まれる内層ビア（３７，３８）とを備え、
第２層から第Ｎ層までの前記導体パターン層のうち少なくとも１層の前記導体パターン層により、前記第１スルーホールおよび前記第２スルーホールの少なくとも一方と前記内層ビアとが接続されるプリント基板（２）。
続きを表示（約 2,100 文字）【請求項２】
請求項１に記載のプリント基板であって、
前記内層ビアは、少なくとも１層の前記誘電体層を貫通する複数の分割ビア（４１，４２，５１，５２）により形成されるプリント基板。
【請求項３】
請求項２に記載のプリント基板であって、
前記内層ビアは、複数の前記分割ビアを少なくとも１層の前記導体パターン層（１５５，１５６）で接続することにより、複数の前記誘電体層が積層される積層方向に沿って非直線状に形成されるプリント基板。
【請求項４】
請求項１～請求項３の何れか１項に記載のプリント基板であって、
前記内層ビア配置領域において、第２層から第（Ｎ－１）層までの前記誘電体層の何れか１層の前記誘電体層から第（Ｎ－１）層の前記誘電体層までで前記誘電体層のそれぞれを貫通し、内周面に追加内層ビア導体（６１ａ，６２ａ）が形成される追加内層ビア（６１，６２）を更に備え、
前記追加内層ビアは、少なくとも１層の前記導体パターン層（１８７，１８８）により、前記内層ビアに接続されるプリント基板。
【請求項５】
請求項１～請求項３の何れか１項に記載のプリント基板であって、
前記内層ビアの少なくとも一部は、前記内層ビア配置領域のうち、前記第１スルーホールと前記第２スルーホールとの間に挟まれた中央領域（ＣＡ）内に含まれるプリント基板。
【請求項６】
コンデンサ（１００）と、前記コンデンサを実装するプリント基板（２）とを備え、
前記プリント基板は、
Ｎを３以上の整数として、第１層から第（Ｎ－１）層までの複数の誘電体層（２１～２９）と、
複数の前記誘電体層と交互に積層される第１層から第Ｎ層までの複数の導体パターン層（１１～２０）と、
第１層から第（Ｎ－１）層までの複数の前記誘電体層を貫通し、内周面に第１スルーホール導体（３１ａ）が形成され、前記コンデンサの正極端子（１０１）が挿入される第１スルーホール（３１）と、
第１層から第（Ｎ－１）層までの複数の前記誘電体層を貫通し、内周面に第２スルーホール導体（３２ａ）が形成され、前記コンデンサの負極端子（１０２）が挿入される第２スルーホール（３２）と、
前記第１スルーホールと前記第２スルーホールとの間の間隔であるスルーホール間隔（ＴＤ）を隔てて互いに平行に配置されて、前記第１スルーホールの中心（Ｃ１）と前記第２スルーホールの中心（Ｃ２）とを結ぶスルーホール連結直線（Ｌ３）に対して垂直に交わり、前記第１スルーホールと前記第２スルーホールとの間に配置される２つの直線を第１直線（Ｌ１）および第２直線（Ｌ２）とし、前記正極端子および前記負極端子がそれぞれ前記第１スルーホールおよび前記第２スルーホールに挿入されることにより前記コンデンサが第１層の前記導体パターン層の上に配置された場合において前記コンデンサの直下となり、且つ、前記第１直線と前記第２直線とで挟まれる領域を内層ビア配置領域（Ｒ１）として、第２層から第（Ｎ－１）層までの前記誘電体層の何れか１層の前記誘電体層から第（Ｎ－１）層の前記誘電体層までで前記誘電体層のそれぞれを貫通し、内周面に内層ビア導体（３７ａ，３８ａ）が形成され、少なくとも一部が前記内層ビア配置領域内に含まれる内層ビア（３７，３８）とを備え、
第２層から第Ｎ層までの前記導体パターン層のうち少なくとも１層の前記導体パターン層により、前記第１スルーホールおよび前記第２スルーホールの少なくとも一方と前記内層ビアとが接続される電子制御装置（１）。
【請求項７】
請求項６に記載の電子制御装置であって、
前記内層ビアは、少なくとも１層の前記誘電体層を貫通する複数の分割ビア（４１，４２，５１，５２）により形成される電子制御装置。
【請求項８】
請求項７に記載の電子制御装置であって、
前記内層ビアは、複数の前記分割ビアを少なくとも１層の前記導体パターン層（１５５，１５６）で接続することにより、複数の前記誘電体層が積層される積層方向に沿って非直線状に形成される電子制御装置。
【請求項９】
請求項６～請求項８の何れか１項に記載の電子制御装置であって、
前記内層ビア配置領域において、第２層から第（Ｎ－２）層までの前記誘電体層の何れか１層の前記誘電体層から第（Ｎ－１）層の前記誘電体層までで前記誘電体層のそれぞれを貫通し、内周面に追加内層ビア導体（６１ａ，６２ａ）が形成される追加内層ビア（６１，６２）を更に備え、
前記追加内層ビアは、少なくとも１層の前記導体パターン層（１８７，１８８）により、前記内層ビアに接続される電子制御装置。
【請求項１０】
請求項６～請求項８の何れか１項に記載の電子制御装置であって、
前記内層ビアの少なくとも一部は、前記内層ビア配置領域のうち、前記第１スルーホールと前記第２スルーホールとの間に挟まれた中央領域（ＣＡ）内に含まれる電子制御装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、プリント基板および電子制御装置に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
プリント基板と、プリント基板に接続する電子部品の端子とをはんだ付けにより接続する場合に、はんだ付けする際の熱が裏面まで伝わりにくく、はんだ付け性が悪いことがある。はんだの接続性が悪い場合には、熱的なストレスが掛かった際に、はんだの内部に亀裂が発生し、徐々に亀裂が多くなることでやがて電気的接続が失われ、故障に繋がる。
【０００３】
特許文献１には、電子部品の端子が挿入されるスルーホールの周囲に、熱的にスルーホールと接続される複数のビアを配置することにより、はんだ付けする際の熱を効率的に裏面まで伝える技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０２０－１７５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発明者の詳細な検討の結果、以下の課題が見出された。特許文献１に記載のプリント基板では、コンデンサをプリント基板上に実装した場合に、コンデンサの正極端子と同じ電位を有するバターンと、コンデンサの負極端子と同じ電位を有するバターンとの間の距離が、コンデンサの正極端子と負極端子との間の距離より短くなることがある。これにより、プリント基板上に実装されたコンデンサから電解液が漏れた際に、電解液が配線パターン上に広がりマイグレーションでコンデンサがショートしてしまうおそれがある。
【０００６】
本開示は、プリント基板の信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００７】
本開示の一態様は、Ｎを３以上の整数として、第１層から第（Ｎ－１）層までの複数の誘電体層（２１～２９）と、第１層から第Ｎ層までの複数の導体パターン層（１１～２０）と、第１スルーホール（３１）と、第２スルーホール（３２）と、内層ビア（３７，３８）とを備えるプリント基板（２）である。
【０００８】
複数の導体パターン層は、複数の誘電体層と交互に積層される。
第１スルーホールは、第１層から第（Ｎ－１）層までの複数の誘電体層を貫通し、内周面に第１スルーホール導体（３１ａ）が形成され、コンデンサ（１００）の正極端子（１０１）が挿入される。
【０００９】
第２スルーホールは、第１層から第（Ｎ－１）層までの複数の誘電体層を貫通し、内周面に第２スルーホール導体（３２ａ）が形成され、コンデンサの負極端子（１０２）が挿入される。
【００１０】
内層ビアは、第２層から第（Ｎ－１）層までの誘電体層の何れか１層の誘電体層から第（Ｎ－１）層の誘電体層までで誘電体層のそれぞれを貫通し、内周面に内層ビア導体（３７ａ，３８ａ）が形成され、少なくとも一部が内層ビア配置領域内に含まれる。内層ビア配置領域は、正極端子および負極端子がそれぞれ第１スルーホールおよび第２スルーホールに挿入されることによりコンデンサが第１層の導体パターン層の上に配置された場合においてコンデンサの直下となり、且つ、第１直線（Ｌ１）と第２直線（Ｌ２）とで挟まれる領域である。
（【００１１】以降は省略されています）

関連特許