特許ウォッチ

公開番号2025148955
公報種別公開特許公報(A)
公開日2025-10-08
出願番号2024049348
出願日2024-03-26
発明の名称高周波回路および通信装置
出願人株式会社村田製作所
代理人個人,個人
主分類H03K 17/04 20060101AFI20251001BHJP(基本電子回路)
要約【課題】スイッチ回路の端子電圧の変動を抑制できる高周波回路を提供する。
【解決手段】高周波回路1は、端子21aおよび21bを有し、端子21aおよび21bの接続および非接続を切り替えるスイッチ回路21と、スイッチ回路21に制御電圧を供給するよう構成されたチャージポンプ回路40と、を備え、スイッチ回路21は、第1ゲート、第1ドレインおよび第1ソースを有し、第1ゲートにチャージポンプ回路40から第1制御電圧が供給され、第1ドレインが端子21bに接続され、第1ソースが端子21aに接続されたFET211と、第2ゲート、第2ドレインおよび第2ソースを有し、第2ゲートにチャージポンプ回路40から第2制御電圧が供給され、第2ドレインおよび第2ソースが端子21b、FET211および端子21aを結ぶ経路に接続され、第2ドレインおよび第2ソースが短絡されたFET217と、を備える。
【選択図】図5
特許請求の範囲【請求項１】
第１端子および第２端子を有し、前記第１端子および前記第２端子の接続および非接続を切り替える第１スイッチ回路と、
前記第１スイッチ回路に制御電圧を供給するよう構成された電圧供給回路と、を備え、
前記第１スイッチ回路は、
第１ゲート、第１ドレインおよび第１ソースを有し、前記第１ゲートに前記電圧供給回路から第１制御電圧が供給され、前記第１ドレインおよび前記第１ソースの一方が前記第１端子に接続され、前記第１ドレインおよび前記第１ソースの他方が前記第２端子に接続された第１ＦＥＴと、
第２ゲート、第２ドレインおよび第２ソースを有し、前記第２ゲートに前記電圧供給回路から第２制御電圧が供給され、前記第２ドレインおよび前記第２ソースが前記第１端子、前記第１ＦＥＴおよび前記第２端子を結ぶ経路に接続され、前記第２ドレインおよび前記第２ソースが短絡された第２ＦＥＴと、を備える、
高周波回路。
続きを表示（約 1,600 文字）【請求項２】
前記第１制御電圧が前記第１ＦＥＴをオン状態とする第１オン電圧である場合、前記第２制御電圧は前記第２ドレインと前記第２ソースとが短絡されていない場合の前記第２ＦＥＴをオン状態とする第２オン電圧である、
請求項１に記載の高周波回路。
【請求項３】
前記第２ゲートは、前記第１ゲートと接続される、
請求項１に記載の高周波回路。
【請求項４】
前記第１制御電圧が前記第１ＦＥＴをオン状態とする第１オン電圧である場合、前記第２制御電圧は前記第２ドレインと前記第２ソースとが短絡されていない場合の前記第２ＦＥＴをオフ状態とする第２オフ電圧である、
請求項１に記載の高周波回路。
【請求項５】
さらに、
第３ゲート、第３ドレインおよび第３ソースを有し、前記第３ゲートに前記電圧供給回路から第３制御電圧が供給され、前記第３ドレインおよび前記第３ソースの一方が前記第１端子に接続され、前記第３ドレインおよび前記第３ソースの他方がグランドに接続された第３ＦＥＴを備え、
前記第１ＦＥＴがオン状態の場合には前記第３ＦＥＴがオフ状態となり、前記第１ＦＥＴがオフ状態の場合には前記第３ＦＥＴがオン状態となり、
前記第２ゲートは、前記第３ゲートと接続される、
請求項１に記載の高周波回路。
【請求項６】
前記第１ＦＥＴがオフ状態となるためのオフ電圧から、前記第１ＦＥＴがオン状態となるためのオン電圧へ前記第１制御電圧が変化する第１過渡状態において、前記オン電圧は一時的に電圧降下し、
前記オン電圧から前記オフ電圧へ前記第１制御電圧が変化する第２過渡状態において、前記オフ電圧は一時的に電圧上昇する、
請求項１に記載の高周波回路。
【請求項７】
前記第１スイッチ回路は、さらに、
第３端子と、
第４ゲート、第４ドレインおよび第４ソースを有し、前記第４ゲートに前記電圧供給回路から第４制御電圧が供給され、前記第４ドレインおよび前記第４ソースの一方が前記第３端子に接続され、前記第４ドレインおよび前記第４ソースの他方が前記第２端子に接続された第４ＦＥＴと、
第５ゲート、第５ドレインおよび第５ソースを有し、前記第５ゲートに前記電圧供給回路から第５制御電圧が供給され、前記第５ドレインおよび前記第５ソースが前記第３端子、前記第４ＦＥＴおよび前記第２端子を結ぶ経路に接続され、前記第５ドレインおよび前記第５ソースが短絡された第５ＦＥＴと、を備える、
請求項１～６のいずれか１項に記載の高周波回路。
【請求項８】
前記第１制御電圧が前記第１ＦＥＴをオン状態とする第１オン電圧である場合、前記第２制御電圧は前記第２ドレインと前記第２ソースとが短絡されていない場合の前記第２ＦＥＴをオン状態とする第２オン電圧であり、
前記第４制御電圧が前記第４ＦＥＴをオン状態とする第４オン電圧である場合、前記第５制御電圧は前記第５ドレインと前記第５ソースとが短絡されていない場合の前記第５ＦＥＴをオン状態とする第５オン電圧である、
請求項７に記載の高周波回路。
【請求項９】
前記第５ゲートは、前記第４ゲートと接続される、
請求項７に記載の高周波回路。
【請求項１０】
前記第１制御電圧が前記第１ＦＥＴをオン状態とする第１オン電圧である場合、前記第２制御電圧は前記第２ドレインと前記第２ソースとが短絡されていない場合の前記第２ＦＥＴをオフ状態とする第２オフ電圧であり、
前記第４制御電圧が前記第４ＦＥＴをオン状態とする第４オン電圧である場合、前記第５制御電圧は前記第５ドレインと前記第５ソースとが短絡されていない場合の前記第５ＦＥＴをオフ状態とする第５オフ電圧である、
請求項７に記載の高周波回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、高周波回路および通信装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
特許文献１には、ＲＦスイッチと、レベルシフタおよびチャージポンプと、を含む高周波回路モジュールが開示されている。レベルシフタおよびチャージポンプは、ＲＦスイッチを構成する複数の電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）のゲートに制御電圧を供給し、複数のＦＥＴのスイッチング動作を制御している。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１９／００９０８７号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の技術では、チャージポンプ（電圧供給回路）に接続されている上記ＲＦスイッチ以外の負荷回路の影響により、チャージポンプ（電圧供給回路）からＲＦスイッチ（スイッチ回路）を構成するＦＥＴのゲートへ供給される制御電圧が過渡状態において変動し、これに起因してＲＦスイッチ（スイッチ回路）の端子（ＦＥＴのドレインまたはソース）電圧が上記過渡状態において変動し、当該端子電圧が安定するまでの収束時間が長くなる場合がある。
【０００５】
そこで、本発明は、スイッチ回路の端子電圧の変動を抑制できる高周波回路および通信装置を提供する。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様に係る高周波回路は、第１端子および第２端子を有し、第１端子および第２端子の接続および非接続を切り替える第１スイッチ回路と、第１スイッチ回路に制御電圧を供給するよう構成された電圧供給回路と、を備え、第１スイッチ回路は、第１ゲート、第１ドレインおよび第１ソースを有し、第１ゲートに電圧供給回路から第１制御電圧が供給され、第１ドレインおよび第１ソースの一方が第１端子に接続され、第１ドレインおよび第１ソースの他方が第２端子に接続された第１ＦＥＴと、第２ゲート、第２ドレインおよび第２ソースを有し、第２ゲートに電圧供給回路から第２制御電圧が供給され、第２ドレインおよび第２ソースが第１端子、第１ＦＥＴおよび第２端子を結ぶ経路に接続され、第２ドレインおよび第２ソースが短絡された第２ＦＥＴと、を備える。
【発明の効果】
【０００７】
本発明の一態様に係る高周波回路によれば、スイッチ回路の端子電圧の変動を抑制することができる。
【図面の簡単な説明】
【０００８】
実施の形態に係る通信装置の回路構成図である。
実施の形態に係るチャージポンプ回路およびスイッチ回路の回路構成図である。
チャージポンプ回路の出力電圧の過渡応答特性を示すグラフである。
比較例に係る高周波回路の回路構成図である。
実施の形態に係る高周波回路の回路構成図である。
比較例に係るスイッチ回路の出力電圧の過渡応答特性を示すグラフである。
実施の形態に係るスイッチ回路の出力電圧の過渡応答特性を示すグラフである。
実施の形態の変形例に係る高周波回路の回路構成図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。
【００１０】
なお、各図は、本発明を示すために適宜強調、省略、または比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、および比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡素化される場合がある。
（【００１１】以降は省略されています）

関連特許