特許ウォッチ

公開番号2025146783
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2025044696
出願日2025-03-19
発明の名称イメージセンサー及びその動作方法
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H04N 25/77 20230101AFI20250926BHJP(電気通信技術)
要約【課題】グローバルシャッター(GS)方式とローリングシャッター(RS)方式で動作可能なイメージセンサーを提供する。
【解決手段】伝送トランジスタTXを通じフォトダイオードPDで生成された光電荷を蓄積するフローティング拡散領域FD、リセットトランジスタRX、FDの電圧を増幅し第1ノードN1に出力するソースフォロワートランジスタSF、第1ノードN1と出力ラインCLiを接続させる選択トランジスタSX、リセットトランジスタに接続される第2ノードN2、第1と第2ノードを接続する経路に配置される第1及び第2キャパシタCP1、CP2を有し、GSモードの信号ダンプ動作で第1ノードを通じ第1キャパシタにピクセル電圧を格納し、第1ノードを通じ第2キャパシタにリセット電圧を格納し、RSモードで第1及び第2キャパシタ中の1つはPDからオーバーフローした電荷が格納されるよう構成される。
【選択図】図3A
特許請求の範囲【請求項１】
ロードライバーと、
少なくとも１つのフォトダイオードと、
伝送トランジスタを通じて前記少なくとも１つのフォトダイオードで生成された光電荷を蓄積するフローティング拡散領域と、
リセット制御信号に基づいて、ピクセル電源端の電圧を前記フローティング拡散領域に提供するリセットトランジスタと、
前記フローティング拡散領域の電圧を増幅して第１ノードに出力するソースフォロワートランジスタと、
前記第１ノードと出力ラインを接続させる選択トランジスタと、
前記リセットトランジスタに接続される第２ノードと、
前記第１ノード及び前記第２ノードを接続する経路に配置される第１キャパシタ及び第２キャパシタと、
前記第１ノードと前記第２ノードとの間に位置し、前記第１キャパシタ及び前記第２キャパシタに各々接続される複数のトランジスタと、を有し、
グローバルシャッターモードの信号ダンプ動作（ｓｉｇｎａｌ－ｄｕｍｐｏｐｅｒａｔｉｏｎ）で、
前記ロードライバーは、前記複数のトランジスタを制御して前記第１ノードを通じて前記第１キャパシタにピクセル電圧を格納し、
前記第１ノードを通じて前記第２キャパシタにリセット電圧を格納し、
ローリングシャッターモードで、前記第１キャパシタ及び前記第２キャパシタの中の少なくとも１つは、前記少なくとも１つのフォトダイオードからオーバーフローした電荷が格納されるように構成されるラテラルオーバーフロー蓄積キャパシタ（ＬａｔｅｒａｌＯｖｅｒｆｌｏｗＩｎｔｅｇｒａｔｉｏｎＣａｐａｃｉｔｏｒ：ＬＯＦＩＣ）であることを特徴とするイメージセンサー。
続きを表示（約 1,400 文字）【請求項２】
前記グローバルシャッターモードのリードアウト動作で、前記ロードライバーは、前記複数のトランジスタの中の少なくとも一部を制御して、前記第２キャパシタに格納された前記リセット電圧を前記第２ノードを通じて前記フローティング拡散領域に伝達することを特徴とする請求項１に記載のイメージセンサー。
【請求項３】
前記第２ノードは、前記フローティング拡散領域と等電位を有することを特徴とする請求項１に記載のイメージセンサー。
【請求項４】
前記第２ノードと前記フローティング拡散領域を接続するコンバーティングゲイントランジスタをさらに有することを特徴とする請求項１に記載のイメージセンサー。
【請求項５】
前記ローリングシャッターモードのリードアウト動作で、
前記ロードライバーは、前記第２キャパシタが選択的に前記フローティング拡散領域に電気的に接続されるように前記複数のトランジスタの中の少なくとも一部を制御し、
前記第２キャパシタは、ラテラルオーバーフロー蓄積キャパシタで構成されることを特徴とする請求項１に記載のイメージセンサー。
【請求項６】
前記グローバルシャッターモード及び前記ローリングシャッターモードで、前記フローティング拡散領域に格納された前記リセット電圧又は前記ピクセル電圧は、前記ソースフォロワートランジスタによって増幅されることを特徴とする請求項１に記載のイメージセンサー。
【請求項７】
前記第１ノードと接地との間で、互いに直列に接続されるプリチャージトランジスタ及びプリチャージ選択トランジスタと、
前記第１ノードと前記第２ノードとの間で、互いに直列に接続されるフィードバックトランジスタ、第１トランジスタ、及び第２トランジスタと、
前記フィードバックトランジスタを通じて前記第１ノードと接続される前記第１キャパシタと、
前記フィードバックトランジスタ及び前記第１トランジスタを通じて前記第１ノードと接続される前記第２キャパシタと、
前記第２キャパシタと前記第２ノードを接続する前記第２トランジスタと、をさらに有することを特徴とする請求項１に記載のイメージセンサー。
【請求項８】
前記ローリングシャッターモードで、前記ロードライバーは、前記フィードバックトランジスタ及び前記第１トランジスタをターンオフさせ、
前記グローバルシャッターモードで、前記ロードライバーは、前記フィードバックトランジスタ及び前記第１トランジスタを選択的にターンオフさせることを特徴とする請求項７に記載のイメージセンサー。
【請求項９】
前記グローバルシャッターモードの前記信号ダンプ動作で、前記ロードライバーは、
前記フィードバックトランジスタ及び前記第１トランジスタをターンオンさせ、
前記第２トランジスタをターンオフさせて、前記第２キャパシタにリセット電圧を格納させることを特徴とする請求項７に記載のイメージセンサー。
【請求項１０】
前記グローバルシャッターモードの前記信号ダンプ動作で、前記ロードライバーは、
前記フィードバックトランジスタをターンオンさせ、
前記第１トランジスタをターンオフさせて、前記第１キャパシタにピクセル電圧を格納させることを特徴とする請求項９に記載のイメージセンサー。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサー（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＩｍａｇｅＳｅｎｓｏｒ）に関し、特に、グローバルシャッターモード及びローリングシャッターモードで動作可能なイメージイメージセンサーに関するものである。
続きを表示（約 5,200 文字）【背景技術】
【０００２】
イメージセンサーは、光信号を電気信号に変換させる装置である。
ローリングシャッター（ｒｏｌｌｉｎｇｓｈｕｔｔｅｒ）方式のイメージセンサーは、ピクセルアレイの各ローごとに露出される時間区間が互いに異なって動作する。
これに比べて、グローバルシャッター（ｇｌｏｂａｌｓｈｕｔｔｅｒ）方式のイメージセンサーは、ピクセルアレイの各ローごとに露出される時間区間が互いに同一に動作する。
【０００３】
日々進歩するイメージセンサーにおいては、常に、性能を向上させるという課題が存在する。
【先行技術文献】
【特許文献】
【０００４】
米国特許第１１，３１７，０４２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は上記従来のイメージセンサーにおける課題に鑑みてなされたものであって、本発明の目的は、グローバルシャッター方式とローリングシャッター方式の中のいずれか１つで選択的に動作可能なイメージセンサーを提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明によるイメージセンサーは、ロードライバーと、少なくとも１つのフォトダイオードと、伝送トランジスタを通じて前記少なくとも１つのフォトダイオードで生成された光電荷を蓄積するフローティング拡散領域と、リセット制御信号に基づいて、ピクセル電源端の電圧を前記フローティング拡散領域に提供するリセットトランジスタと、前記フローティング拡散領域の電圧を増幅して第１ノードに出力するソースフォロワートランジスタと、前記第１ノードと出力ラインを接続させる選択トランジスタと、前記リセットトランジスタに接続される第２ノードと、前記第１ノード及び前記第２ノードを接続する経路に配置される第１キャパシタ及び第２キャパシタと、前記第１ノードと前記第２ノードとの間に位置し、前記第１キャパシタ及び前記第２キャパシタに各々接続される複数のトランジスタと、を有し、グローバルシャッターモードの信号ダンプ動作（ｓｉｇｎａｌ－ｄｕｍｐｏｐｅｒａｔｉｏｎ）で、前記ロードライバーは、前記複数のトランジスタを制御して前記第１ノードを通じて前記第１キャパシタにピクセル電圧を格納し、前記第１ノードを通じて前記第２キャパシタにリセット電圧を格納し、ローリングシャッターモードで、前記第１キャパシタ及び前記第２キャパシタの中の少なくとも１つは、前記少なくとも１つのフォトダイオードからオーバーフローした電荷が格納されるように構成されるラテラルオーバーフロー蓄積キャパシタ（ＬａｔｅｒａｌＯｖｅｒｆｌｏｗＩｎｔｅｇｒａｔｉｏｎＣａｐａｃｉｔｏｒ：ＬＯＦＩＣ）であることを特徴とする。
【０００７】
また、上記目的を達成するためになされた本発明によるイメージセンサーは、ロードライバーと、少なくとも１つのフォトダイオードと、伝送トランジスタを通じて前記少なくとも１つのフォトダイオードで生成された光電荷を蓄積するように構成されるフローティング拡散領域と、リセット制御信号に基づいて、ピクセル電源端子の電圧を前記フローティング拡散領域に提供するリセットトランジスタと、前記フローティング拡散領域の電圧を増幅して第１ノードに出力するソースフォロワートランジスタと、前記第１ノードと出力ラインを接続する選択トランジスタと、複数のトランジスタを通じて前記第１ノードに接続される複数のキャパシタと、を有し、グローバルシャッターモードの信号ダンプ動作で、前記ロードライバーは、前記複数のトランジスタの中の少なくとも一部を制御して前記フローティング拡散領域からピクセル電圧又はリセット電圧を前記ソースフォロワートランジスタ及び前記第１ノードを通じて前記複数のキャパシタに格納させ、前記複数のキャパシタの中の少なくともいずれか１つは、ローリングシャッターモードで、前記少なくとも１つのフォトダイオードからオーバーフローした電荷が格納されるように構成されるラテラルオーバーフロー蓄積キャパシタ（ＬａｔｅｒａｌＯｖｅｒｆｌｏｗＩｎｔｅｇｒａｔｉｏｎＣａｐａｃｉｔｏｒ：ＬＯＦＩＣ）であることを特徴とする。
【０００８】
上記目的を達成するためになされた本発明によるイメージセンサーの動作方法は、フォトダイオード及び複数のトランジスタを含む複数のピクセルと、前記複数のピクセルの各々に制御信号を供給するロードライバーと、前記ロードライバーの駆動を制御するタイミングコントローラと、前記複数のピクセルのイメージ信号を出力する読出し回路と、を含むイメージセンサーで、前記イメージセンサーが、グローバルシャッターモード制御信号に対応して、同一の時間区間で、光に露出された前記複数のピクセルの各々に含まれたフォトダイオードで生成した光電荷に対応して、ソースフォロワートランジスタが出力した第１ピクセル電圧を第１キャパシタに格納し、前記ソースフォロワートランジスタが出力したフローティング拡散領域の第１リセット電圧を第２キャパシタに格納する段階と、前記イメージセンサーが、前記グローバルシャッターモード制御信号に対応して、前記複数のピクセルからのローリングリードアウトで、前記第１キャパシタに格納された前記第１ピクセル電圧及び前記第２キャパシタに格納された前記第１リセット電圧に各々対応する前記ソースフォロワートランジスタの出力をカラムラインに出力する段階と、前記イメージセンサーが、ローリングシャッターモード制御信号に対応して、少なくとも一部が互いに異なる時間区間で、光に露出された前記複数のピクセルの各々に含まれたフォトダイオードで生成した光電荷に対応して、ソースフォロワートランジスタが出力した第２ピクセル電圧、及び前記ソースフォロワートランジスタが出力した前記フローティング拡散領域の第２リセット電圧をローリングリードアウトで前記カラムラインに出力する段階と、
前記イメージセンサーが、前記ローリングシャッターモード制御信号に対応して、ラテラルオーバーフロー蓄積（ＬａｔｅｒａｌＯｖｅｒｆｌｏｗＩｎｔｅｇｒａｔｉｏｎ）方式により、前記フォトダイオードからオーバーフローした電荷が格納される前記第１キャパシタ又は前記第２キャパシタのキャパシタンスを選択的に前記フローティング拡散領域に提供する段階と、を有することを特徴とする。
【発明の効果】
【０００９】
本発明に係るイメージセンサーによれば、グローバルシャッター方式とローリングシャッター方式の中のいずれか１つで選択的に動作可能である。
本発明のイメージセンサーは、少ない数のトランジスタを利用して単純な構造としてグローバルシャッター方式とローリングシャッター方式の中のいずれか１つで動作可能であり、グローバルシャッター方式及びローリングシャッター方式の全てで劣化が少ないイメージを生成可能である。
【図面の簡単な説明】
【００１０】
本発明の一実施形態によるイメージセンサーの概略構成を示すブロック図である。
図１のイメージセンサーのグローバルシャッターモードの動作を説明するための図である。
図１のイメージセンサーのローリングシャッターモードの動作を説明するための図である。
本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図３Ａのピクセルのグローバルシャッターモードで信号ダンプ動作を概念的に説明するための図である。
図３Ａのピクセルのグローバルシャッターモードでリードアウト動作を概念的に説明するための図である。
図３Ａのピクセルのグローバルシャッターモードでの動作を説明するためのタイミング図である。
図３Ａのピクセルのローリングシャッターモードの動作を概念的に説明するための図である。
図３Ａのピクセルのローリングシャッターモードでの動作を説明するタイミング図である
本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図４Ａのピクセルのグローバルシャッターモードでの動作を説明するためのタイミング図である。
図４Ａのピクセルのローリングシャッターモードでの動作を説明するためのタイミング図である。
図４Ａのピクセルのローリングシャッターモードでの動作を説明するためのタイミング図である。
本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図５Ａのピクセルのグローバルシャッターモードでの動作を説明するためのタイミング図である。
図５Ａのピクセルのローリングシャッターモードでの動作を説明するためのタイミング図である。
図５Ａのピクセルの一実施形態によるローリングシャッターモードでの動作を説明するためのタイミング図である。
本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図６Ａのピクセルのグローバルシャッターモードでの動作を説明するためのタイミング図である。
図６Ａのピクセルのローリングシャッターモードでの動作を説明するためのタイミング図である。
図６Ａのピクセルの一実施形態によるローリングシャッターモードでの動作を説明するためのタイミング図である。
本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図７Ａのピクセルのグローバルシャッターモードでの動作を説明するためのタイミング図である。
図７Ａのピクセルのローリングシャッターモードでの動作を説明するためのタイミング図である。
本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図８Ａのピクセルのグローバルシャッターモードでの動作を説明するためのタイミング図である。
図８Ａのピクセルのローリングシャッターモードでの動作を説明するためのタイミング図である。
本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図９Ａのピクセルのグローバルシャッターモードでの動作を説明するためのタイミング図である。
図９Ａのピクセルのローリングシャッターモードでの動作を説明するためのタイミング図である。
本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図１０Ａのピクセルのグローバルシャッターモードでの動作を説明するためのタイミング図である。
図１０Ａのピクセルのローリングシャッターモードでの動作を説明するためのタイミング図である。
本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図１１Ａのピクセルのグローバルシャッターモードでの動作を説明するためのタイミング図である。
図１１Ａのピクセルのローリングシャッターモードでの動作を説明するためのタイミング図である。
図１１Ａのピクセルのローリングシャッターモードでの動作を説明するためのタイミング図である。
本発明の実施形態によるピクセルアレイのピクセルグループを説明するための図である。
本発明の一実施形態によるイメージセンサーの概略構成を示す斜視図である。
本発明の一実施形態によるイメージセンサーの概略構成を示す斜視図である。
本発明の一実施形態によるイメージセンサーの概略構成を示す斜視図である。
本発明の一実施形態によるイメージセンサーの概略構成を示す斜視図である。
図１６Ａのイメージセンサーの一実施形態による概略構成を示す断面図である。
図１６Ａのイメージセンサーの一実施形態による概略構成を示す断面図である。
本発明の一実施形態による電子装置の概略構成を示すブロック図である。
本発明の一実施形態によるアプリケーションプロセッサの概略構成を示すブロック図である。
本発明の一実施形態によるイメージセンサーの動作方法を説明するためのフローチャートである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許