特許ウォッチ

公開番号2025143203
公報種別公開特許公報(A)
公開日2025-10-01
出願番号2025025492
出願日2025-02-20
発明の名称キャパシタ構造物を含む半導体装置及びこれを含むデータ記憶システム
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H10B 43/27 20230101AFI20250924BHJP()
要約【課題】集積度及び信頼性が向上したキャパシタ構造物を含む半導体装置及びこれを含むデータ記憶システムを提供する。
【解決手段】半導体装置は、基板201、基板上の回路素子、回路素子と電気的に連結される下部配線構造物及び下部配線構造物と離隔するキャパシタ構造物200を含む周辺回路構造物と、周辺回路構造物上に配置されるプレート層、プレート層上でプレート層の上面に垂直方向Zに沿って互いに離隔して積層され、順次積層されるゲート電極及びゲート電極を貫通し、垂直方向に沿って延びるチャネル構造物を含むメモリセル構造物を含み、絶縁層IL1を含むキャパシタ構造物は、基板の上面に平行な第1方向Xに相互離隔し、垂直方向及び第1方向と交差する第2方向Yに延びる第1電極MC1a、ML1aを含む第1電極構造物210及び第1電極と交互に配置され、第2方向に延びる第2電極MC1b、ML1bを含む第2電極構造物220を含む。
【選択図】図3
特許請求の範囲【請求項１】
基板、前記基板上の回路素子、前記回路素子と電気的に連結される下部配線構造物、及び前記下部配線構造物と離隔するキャパシタ構造物を含む第１半導体構造物と、
前記第１半導体構造物上に配置されるプレート層、前記プレート層上で前記プレート層の上面に垂直方向に沿って互いに離隔して積層され、順次積層されるゲート電極、及び前記ゲート電極を貫通し、前記垂直方向に沿って延びるチャネル構造物を含む第２半導体構造物を含み、
前記キャパシタ構造物は、
前記基板の上面に平行な第１方向に相互離隔し、前記垂直方向、及び前記第１方向と交差する第２方向に延びる第１電極を含む第１電極構造物、及び
前記第１電極と交互に配置され、前記第２方向に延びる第２電極を含む第２電極構造物を含み、
前記第１電極及び前記第２電極のそれぞれは、第１側面を有する第１ウォールパターン（ｗａｌｌｐａｔｔｅｒｎ）、及び前記第１ウォールパターン上で前記第１側面から延びる第２側面を有する第２ウォールパターンを含み、
前記第１及び第２電極の前記第１側面及び前記第２側面の境界における側面プロファイルは、非線形に変化する、半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記第１側面は、前記垂直方向に上部に向かうにつれて前記第１方向への幅が広くなる線形形状を有し、
前記第２側面は、前記第１側面から延びて曲面形状を有する、請求項１に記載の半導体装置。
【請求項３】
前記キャパシタ構造物は、前記第１ウォールパターンの底面、前記第１ウォールパターンの前記第１側面及び前記第２ウォールパターンの前記第２側面を覆うバリア導電膜をさらに含む、請求項１に記載の半導体装置。
【請求項４】
前記第１電極構造物は、前記第１電極を連結し、前記第１方向に延びる第１連結部をさらに含み、
前記第２電極構造物は、前記第１連結部と前記第２方向に離隔し、前記第２電極を連結し、前記第１方向に延びる第２連結部をさらに含む、請求項１に記載の半導体装置。
【請求項５】
前記第１連結部の上面及び前記第２連結部の上面は、前記第２ウォールパターンの上面と同じレベルに配置される、請求項４に記載の半導体装置。
【請求項６】
前記第１連結部の下面及び前記第２連結部の下面は、前記第１ウォールパターンの下面よりも高いレベルに配置される、請求項４に記載の半導体装置。
【請求項７】
前記キャパシタ構造物は、
前記基板及び前記第１電極構造物の間に配置され、前記第１電極と重なる第１下部電極及び前記第１下部電極を連結し、前記第１方向に延びる第１下部連結部を含む第１下部電極構造物と、
前記基板及び前記第２電極構造物の間に配置され、前記第２電極と重なる第２下部電極及び前記第２下部電極を連結し、前記第１方向に延びる第２下部連結部を含む第２下部電極構造物を含み、
前記第１下部連結部は、前記第２連結部と重なり、
前記第２下部連結部は、前記第１連結部と重なる、請求項４に記載の半導体装置。
【請求項８】
前記キャパシタ構造物は、
前記第１電極構造物上に配置され、前記第１電極と重なる第１上部電極及び前記第１上部電極を連結し、前記第１方向に延びる第１上部連結部を含む第１上部電極構造物と、
前記第２電極構造物上に配置され、前記第２電極と重なる第２上部電極及び前記第２上部電極を連結し、前記第１方向に延びる第２上部連結部を含む第２上部電極構造物を含み、
前記第１上部連結部は、前記第２連結部と重なり、
前記第２上部連結部は、前記第１連結部と重なる、請求項４に記載の半導体装置。
【請求項９】
前記第１上部電極構造物の前記垂直方向への高さは、前記第１電極構造物の前記垂直方向への高さよりも大きい、請求項８に記載の半導体装置。
【請求項１０】
前記第１上部電極及び前記第２上部電極のそれぞれは、第３側面を有する第３ウォールパターン、前記第３ウォールパターン上で前記第３ウォールパターンから延び、第４側面を有する第４ウォールパターンを含み、
前記第３側面及び前記第４側面の境界における側面プロファイルは、非線形に変化する、請求項８に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、キャパシタを含むキャパシタ構造物を含む半導体装置及びこれを含むデータ記憶システムに関するものである。
続きを表示（約 3,400 文字）【背景技術】
【０００２】
データ記憶を必要とするデータ記憶システムにおいて、高容量のデータを記憶することができる半導体装置が求められている。これにより、半導体装置のデータ記憶容量を増加させることができる方案が研究されている。また、高集積化された半導体装置が求められている。例えば、半導体装置の集積度を増加させるための方法のうち一つとして、メモリセル及び周辺回路領域を上下に配置した半導体装置が提案されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする技術的課題は、集積度及び信頼性が向上したキャパシタ構造物を含む半導体装置及びこれを含むデータ記憶システムを提供することである。
【０００４】
但し、本発明の目的は上述した目的に限定されるものではなく、本発明の思想及び領域から逸脱しない範囲で多様に拡張することができる。
【課題を解決するための手段】
【０００５】
本発明の実施形態に係る半導体装置は、基板、上記基板上の回路素子、上記回路素子と電気的に連結される下部配線構造物、及び上記下部配線構造物と離隔するキャパシタ構造物を含む第１半導体構造物と、上記第１半導体構造物上に配置されるプレート層、上記プレート層上で上記プレート層の上面に垂直方向に沿って互いに離隔して積層され、順次積層されるゲート電極、及び上記ゲート電極を貫通し、上記垂直方向に沿って延びるチャネル構造物を含む第２半導体構造物を含み、上記キャパシタ構造物は、上記基板の上面に平行な第１方向に相互離隔し、上記垂直方向及び上記第１方向と交差する第２方向に延びる第１電極を含む第１電極構造物及び上記第１電極と交互に配置され、上記第２方向に延びる第２電極を含む第２電極構造物を含み、上記第１電極及び上記第２電極のそれぞれは、第１側面を有する第１ウォールパターン（ｗａｌｌｐａｔｔｅｒｎ）、及び上記第１ウォールパターン上で上記第１側面から延びる第２側面を有する第２ウォールパターンを含み、上記第１側面及び上記第２側面の境界における側面プロファイルは、非線形に変わり得る。
【０００６】
本発明の実施形態に係る半導体装置は、基板上に配置され、上記基板の上面に平行な第１方向に相互離隔し、上記第１方向と交差する第２方向に延びる第１下部電極及び上記第１下部電極を連結し、上記第１方向に延びる第１下部連結部を含む第１下部電極構造物と、上記第１下部電極と交互に配置され、上記第２方向に延びる第２下部電極及び上記第２下部電極を連結し、上記第１方向に延びる第２下部連結部を含む第２下部電極構造物と、上記第１下部電極構造物と上記第２下部電極構造物との間に配置される第１絶縁層と、上記第１下部電極上に配置される第１中間電極及び上記第１中間電極を連結し、上記第１方向に延び、上記第２下部連結部と垂直方向に重なる第１中間連結部を含む第１中間電極構造物と、上記第２下部電極上に配置される第２中間電極及び上記第２中間電極を連結し、上記第１方向に延び、上記第１下部連結部と上記垂直方向に重なる第２中間連結部を含む第２中間電極構造物と、上記第１中間電極構造物と上記第２中間電極構造物との間に配置される第２絶縁層を含み、上記第１中間電極及び上記第２中間電極のそれぞれは、第１側面ＭＣＳを有する第１ウォールパターン及び上記第１ウォールパターン上で上記第１側面から延びる第２側面を有する第２ウォールパターンを含み、上記第１側面及び上記第２側面の境界における側面プロファイルは、非線形に変わり得る。
【０００７】
本発明の実施形態に係るデータ記憶システムは、基板上の回路素子、メモリセル、キャパシタ構造物、及び入出力パッドを含む半導体記憶装置と、上記入出力パッドを介して上記半導体記憶装置と電気的に連結され、上記半導体記憶装置を制御するコントローラを含み、上記キャパシタ構造物は、上記基板の上面に平行な第１方向に相互離隔し、上記第１方向と交差する第２方向に延びる第１電極及び上記第１電極を連結し、上記第１方向に延びる第１連結部を含む第１電極構造物と、上記第１電極と交互に配置され、上記第２方向に延びる第２電極及び上記第２電極を連結し、上記第１方向に延びる第２連結部を含む第２電極構造物と、上記第１電極構造物及び上記第２電極構造物の間に配置される絶縁層を含み、上記第１電極及び上記第２電極のそれぞれは、第１側面を有する第１ウォールパターン、及び上記第１ウォールパターン上で上記第１側面から延びる第２側面を有する第２ウォールパターンを含み、上記第１連結部の下面及び上記第２連結部の下面は、上記第１ウォールパターンの下面よりも高いレベルに配置されることができる。
【発明の効果】
【０００８】
本発明の実施形態に係る半導体装置及びこれを含むデータ記憶システムは、キャパシタ構造物及び上記キャパシタ構造物と同じレベルに配置される下部配線構造物を含むことができる。上記キャパシタ構造物の第１電極及び第２電極のそれぞれは、第１側面を有する第１ウォールパターンと上記第１側面から延びる第２ウォールパターンを含み、上記下部配線構造物は、周辺コンタクトプラグ及び上記周辺コンタクトプラグから延びるライン形状を有する周辺配線を含むことができる。これにより、上記キャパシタ構造物の第１電極及び第２電極の線幅粗さ（ＬＷＲ、ｌｉｎｅｗｉｄｔｈｒｏｕｇｈｎｅｓｓ）を改善し、上記下部配線構造物の周辺配線の配線整列度を改善して信頼性が改善された半導体装置及びこれを含むデータ記憶システムを提供することができる。
【０００９】
但し、本発明の効果は上述した効果に限定されるものではなく、本発明の思想及び領域から逸脱しない範囲で多様に拡張することができる。
【図面の簡単な説明】
【００１０】
本発明の実施形態に係る半導体装置の概略的なブロック図である。
実施形態に係る半導体装置の電圧発生器に含まれるチャージポンプ回路を示す回路図である。
実施形態に係る半導体装置の概略的な斜視図である。
半導体装置のキャパシタ構造物の一実施形態を示す概略的な斜視図である。
図２ａのキャパシタ構造物の第１及び第２下部電極構造物の一実施形態を示す平面図である。
図２ａのキャパシタ構造物の第１及び第２電極構造物の一実施形態を示す平面図である。
図２ｂ及び図２ｃのキャパシタ構造物のＩ－Ｉ’線に沿った一実施形態を示す断面図である。
半導体装置の下部配線構造物の一実施形態を示す斜視図である。
図４ａの下部配線構造物の一実施形態を示す平面図である。
図４ｂの下部配線構造物のＩＩ－ＩＩ’線に沿った一実施形態を示す断面図である。
半導体装置のキャパシタ構造物の他の一実施形態を示す斜視図である。
図６ａのキャパシタ構造物の第１及び第２上部電極構造物の一実施形態を示す平面図である。
図６ｂのキャパシタ構造物のＩＩＩ－ＩＩＩ’線に沿った一実施形態を示す断面図である。
半導体装置の下部配線構造物の他の一実施形態を示す斜視図である。
図８ａの下部配線構造物の一実施形態を示す平面図である。
図８ｂの下部配線構造物のＩＶ－ＩＶ’線に沿った一実施形態を示す断面図である。
本発明の実施形態に係る半導体装置の断面図である。
半導体装置の製造方法の一実施形態を示す図面である。
半導体装置の製造方法の一実施形態を示す図面である。
半導体装置の製造方法の一実施形態を示す図面である。
半導体装置の製造方法の一実施形態を示す図面である。
半導体装置の製造方法の一実施形態を示す図面である。
半導体装置の製造方法の一実施形態を示す図面である。
半導体装置の製造方法の一実施形態を示す図面である。
本発明の実施形態に係る半導体装置を含むデータ記憶システムを概略的に示した図面である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許