特許ウォッチ

公開番号2025129822
公報種別公開特許公報(A)
公開日2025-09-05
出願番号2024026730
出願日2024-02-26
発明の名称半導体装置及び半導体装置の製造方法。
出願人ラピスセミコンダクタ株式会社
代理人弁理士法人太陽国際特許事務所
主分類H10D 30/67 20250101AFI20250829BHJP()
要約【課題】SOI基板を用いた半導体装置において、半導体層又はフローティング配線への電荷の蓄積を抑制する。
【解決手段】半導体装置は、基板層と、基板層の表面に設けられた第1の絶縁体層と、第1の絶縁体層の表面に設けられた半導体層と、半導体層の表面に設けられた第2の絶縁体層と、第2の絶縁体層の内部に設けられた複数の配線と、複数の配線のうち、半導体層に電気的に接続された配線と、基板層とを電気的に接続する導電体からなる基板コンタクトと、を有する。
【選択図】図2
特許請求の範囲【請求項１】
基板層と、
前記基板層の表面に設けられた第１の絶縁体層と、
前記第１の絶縁体層の表面に設けられた半導体層と、
前記半導体層の表面に設けられた第２の絶縁体層と、
前記第２の絶縁体層の内部に設けられた複数の配線と、
前記複数の配線のうち、前記半導体層に電気的に接続された配線と、前記基板層とを電気的に接続する導電体からなる基板コンタクトと、
を有する半導体装置。
続きを表示（約 1,000 文字）【請求項２】
基板層と、
前記基板層の表面に設けられた第１の絶縁体層と、
前記第１の絶縁体層の表面に設けられた半導体層と、
前記半導体層の表面に設けられた第２の絶縁体層と、
前記第２の絶縁体層の内部に設けられた複数の配線と、
前記複数の配線のうち、前記半導体層に電気的に接続されないフローティング配線又は前記フローティング配線に電気的に接続された配線と、前記基板層とを電気的に接続する導電体からなる基板コンタクトと、
を有する半導体装置。
【請求項３】
前記複数の配線のいずれかと前記半導体層とを電気的に接続する導電体からなるデバイスコンタクトを更に有し、
前記基板コンタクトの径は、前記デバイスコンタクトの径よりも大きい
請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記基板層の、前記基板コンタクトが接続される領域が第１の導電型の半導体であり、前記基板層の他の領域が前記第１の導電型とは反対の導電型の半導体である
請求項１又は請求項２に記載の半導体装置。
【請求項５】
複数の前記基板コンタクトが、当該半導体装置を含む半導体ウエハのスクライブラインに設けられている
請求項１又は請求項２に記載の半導体装置。
【請求項６】
基板層と、前記基板層の表面に設けられた第１の絶縁体層と、前記第１の絶縁体層の表面に設けられた半導体層と、を有するＳＯＩ基板を用意する工程と、
前記半導体層の一部の領域にフィールド酸化膜を形成する工程と、
前記フィールド酸化膜及び前記第１の絶縁体層の一部の領域をエッチングして前記基板層の表面を露出させる工程と、
前記基板層の露出した部分に不純物イオンを注入して、前記基板層の導電型とは反対の導電型の拡散領域を形成する工程と、
前記基板層の露出した部分を覆うように、前記ＳＯＩ基板の表面に第２の絶縁体層を形成する工程と、
前記第２の絶縁体層を貫通し、前記拡散領域に達するコンタクトホールを形成する工程と、
前記コンタクトホールに導電体を埋め込むことにより、基板コンタクトを形成する工程と、
前記第２の絶縁体層の表面に、前記基板コンタクトに接続された配線を形成する工程と、
を含む半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
開示の技術は、半導体装置及び半導体装置の製造方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
半導体装置に関する技術として、以下の技術が知られている。例えば、特許文献１には、基板層と、基板層の上に形成された第１の絶縁体層と、第１の絶縁体層の上に形成された半導体層と、第１の絶縁体層の上に半導体層を複数の素子形成領域に電気的に分離するように形成された素子分離領域と、を含む半導体基板を準備する工程と、半導体層の上に第２の絶縁体層を形成する工程と、第２の絶縁体層の上に第１のマスク層を形成する工程と、第１のマスク層を介したドライエッチングにより第２の絶縁膜、素子分離領域及び第１の絶縁体層を貫通して基板層に達する少なくとも１つの第１のコンタクトホール及び第２の絶縁体層を貫通して素子形成領域に達する少なくとも１つの第２のコンタクトホールを形成するとともにドライエッチングによって生ずる導電性を有する生成物を第１及び第２のコンタクトホールの内壁面及び第１のマスク層の表面に堆積させて素子形成領域と基板層とを電気的に接続する工程と、第１及び第２のコンタクトホールの形成後に第２のコンタクトホールの形成位置とは異なる位置に第２の絶縁体層を貫通して素子形成領域に達する少なくとも１つの第３のコンタクトホールをドライエッチングにより形成する工程と、を含む半導体装置の製造方法が記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１３－１９１６７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１はＳＯＩ（Silicon On Insulator）基板を用いて製造される半導体装置１Ｘの構成の一例を示す断面図である。半導体装置１Ｘは、基板層１１と、その上に形成される半導体層１３（ＳＯＩ層ともいう）とが絶縁体からなるＢＯＸ層１２（Buried Oxide）で絶縁分離された構造を有する。この構造により、基板層１１へのリーク電流が小さくなり、消費電力を抑制することが可能となる。
【０００５】
半導体層１３にはＭＯＳＦＥＴ等の半導体素子が形成される。半導体素子は、デバイスコンタクト４０を介して配線３０に接続される。半導体装置１Ｘは、半導体層１３に電気的に接続されないフローティング配線３１を有する。デバイスコンタクト４０、配線３０及びフローティング配線３１は、半導体層１３の表面を覆う絶縁体層２０の内部に埋設される。複数の配線が積層される場合、ビアによって配線の層間接続が行われる。
【０００６】
ビアホール５０は、プラズマ装置及びレジストマスク９０を用いたエッチングにより形成される。プラズマ中の電荷９１が、ビアホール５０及びデバイスコンタクト４０を介して半導体層１３に流入し、蓄積される。半導体層１３は、基板層１１から絶縁されており、電荷の逃げ道がないため、電荷の蓄積が起こりやすい。その結果、半導体層１３と基板層１１との電位差が大きくなり、これらの層の間に存在するＢＯＸ層１２が破壊するおそれがある。フローティング配線３１も、半導体層１３と同様、プラズマ照射による電荷の蓄積が起こりやすく、隣接する配線との面積差が大きいと、両者の電位差が大きくなり、絶縁体層２０が破壊するおそれがある。
【０００７】
開示の技術は、上記の点に鑑みてなされたものであり、ＳＯＩ基板を用いた半導体装置において、半導体層又はフローティング配線への電荷の蓄積を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
開示の技術に係る半導体装置は、基板層と、前記基板層の表面に設けられた第１の絶縁体層と、前記第１の絶縁体層の表面に設けられた半導体層と、前記半導体層の表面に設けられた第２の絶縁体層と、前記第２の絶縁体層の内部に設けられた複数の配線と、前記複数の配線のうち、前記半導体層に電気的に接続された配線と、前記基板層とを電気的に接続する導電体からなる基板コンタクトと、を有する。
【０００９】
開示の技術に係る他の半導体装置は、基板層と、前記基板層の表面に設けられた第１の絶縁体層と、前記第１の絶縁体層の表面に設けられた半導体層と、前記半導体層の表面に設けられた第２の絶縁体層と、前記第２の絶縁体層の内部に設けられた複数の配線と、前記複数の配線のうち、前記半導体層に電気的に接続されないフローティング配線又は前記フローティング配線に電気的に接続された配線と、前記基板層とを電気的に接続する導電体からなる基板コンタクトと、を有する。
【００１０】
開示の技術に係る半導体装置の製造方法は、基板層と、前記基板層の表面に設けられた第１の絶縁体層と、前記第１の絶縁体層の表面に設けられた半導体層と、を有するＳＯＩ基板を用意する工程と、前記半導体層の一部の領域にフィールド酸化膜を形成する工程と、前記フィールド酸化膜及び前記第１の絶縁体層の一部の領域をエッチングして前記基板層の表面を露出させる工程と、前記基板層の露出した部分に不純物イオンを注入して、前記基板層の導電型とは反対の導電型の拡散領域を形成する工程と、前記基板層の露出した部分を覆うように、前記ＳＯＩ基板の表面に第２の絶縁体層を形成する工程と、前記第２の絶縁体層を貫通し、前記拡散領域に達するコンタクトホールを形成する工程と、前記コンタクトホールに導電体を埋め込むことにより、基板コンタクトを形成する工程と、前記第２の絶縁体層の表面に、前記基板コンタクトに接続された配線を形成する工程と、を含む。
【発明の効果】
（【００１１】以降は省略されています）

関連特許