特許ウォッチ

公開番号2025105242
公報種別公開特許公報(A)
公開日2025-07-10
出願番号2023223662
出願日2023-12-28
発明の名称半導体装置およびその製造方法
出願人ルネサスエレクトロニクス株式会社
代理人弁理士法人筒井国際特許事務所
主分類H10B 51/00 20230101AFI20250703BHJP()
要約【課題】強誘電体膜を備えた強誘電体メモリの動作電圧低減させることで、半導体装置の性能を向上させる。
【解決手段】半導体基板SB上に、常誘電体膜である絶縁膜IF1と、絶縁膜IF1上の3層以上の強誘電体層FE1からFE4からなる積層体である強誘電体膜FEFと、強誘電体膜FEF上の金属膜MFおよびゲート電極GEを形成する。強誘電体層FE1からFE4のうち、互いに接する強誘電体層同士の間に離散的に不純物粒子GRを設けることで、強誘電体膜FEFの結晶性を高める。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板上に形成された常誘電体膜と、
前記常誘電体膜上に形成された積層膜と、
を備え、
前記積層膜は、３層以上積層された複数の強誘電体層により構成されている、半導体装置。
続きを表示（約 960 文字）【請求項２】
請求項１記載の半導体装置において、
複数の前記強誘電体層のそれぞれの表面には、複数の不純物粒子が離散的に存在する、半導体装置。
【請求項３】
請求項１記載の半導体装置において、
複数の前記強誘電体層のそれぞれの膜厚は、０．５ｎｍ以上、２ｎｍ以下である、半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記積層膜の膜厚は、６ｎｍ以上、２０ｎｍ以下である、半導体装置。
【請求項５】
請求項１記載の半導体装置において、
複数の前記強誘電体層のそれぞれは、金属酸化物および第１元素を含む材料で構成され、
前記金属酸化物は、ハフニウム酸化物またはガリウム酸化物であり、
前記第１元素は、ジルコニウム、シリコン、ゲルマニウム、イットリウム、ランタンまたはイッテルビウムの何れかである、半導体装置。
【請求項６】
請求項２記載の半導体装置において、
前記常誘電体膜は、酸化シリコン膜または酸窒化シリコン膜である、半導体装置。
【請求項７】
請求項２記載の半導体装置において、
前記複数の不純物粒子は、窒化アルミニウム、シリコン、アルミニウム、炭素、窒素、水素若しくは酸素の何れか、または、その組み合わせからなる、半導体装置。
【請求項８】
請求項２記載の半導体装置において、
前記複数の不純物粒子の面密度は、１×１０
１２
/ｃｍ
２
以上、１×１０
１３
/ｃｍ
２
以下である、半導体装置。
【請求項９】
請求項２記載の半導体装置において、
前記複数の不純物粒子の体積密度は、１×１０
１８
/ｃｍ
３
以上、１×１０
２１
/ｃｍ
３
以下である、半導体装置。
【請求項１０】
請求項２記載の半導体装置において、
平面視における前記複数の不純物粒子間の平均距離は、２．５ｎｍ以上、１１ｎｍ以下である、半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、強誘電体メモリセルを備えた半導体装置およびその製造方法に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
近年、低電圧で動作する半導体記憶素子として、強誘電体膜を用いた強誘電体メモリセルが開発されている。強誘電体メモリセルは、強誘電体の分極の方向を制御することで、書込み状態および消去状態を変化させる不揮発性メモリセルである。特許文献１（特開２０１９－２０１１７２号公報）には、強誘電体メモリセルの構造および製造方法が記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－２０１１７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
当該強誘電体膜としてハフニウム系のＨｆ
０．５
Ｚｒ
０．５
Ｏ
２
（ＨＺＯ）が広く知られている。しかし、既存のＨＺＯ膜の構造では、強誘電体メモリセルの動作電圧の低下が困難である問題がある。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００７】
一実施の形態に係る半導体装置は、半導体基板上に順に設けられた常誘電体膜と、３層以上の強誘電体層からなる積層体である強誘電体膜とを備えた強誘電体メモリセルである。
【０００８】
一実施の形態に係る半導体装置の製造方法は、半導体基板上に順に常誘電体膜、積層構造および金属膜を形成した後、熱処理を行うものである。当該積層構造は、アモルファス層を形成する工程と、当該アモルファス層の表面に、複数の不純物粒子を離散的に設ける工程とを少なくとも３回繰り返すことで形成する。熱処理を行う工程では、アモルファス層のそれぞれを平面方向に結晶化して、強誘電体の積層膜を形成する。
【発明の効果】
【０００９】
一実施の形態によれば、半導体装置の性能を向上できる。
【図面の簡単な説明】
【００１０】
実施の形態１である半導体装置の主要部分を示す断面図である。
実施の形態１である半導体装置を示す断面図である。
実施の形態１である半導体装置の動作条件を示す表である。
実施の形態１である半導体装置の製造工程中の断面図である。
図４に続く半導体装置の製造工程中の断面図である。
図５に続く半導体装置の製造工程中の断面図である。
図６に続く半導体装置の製造工程中の断面図である。
図７に続く半導体装置の製造工程中の断面図である。
図８に続く半導体装置の製造工程中の断面図である。
図９に続く半導体装置の製造工程中の断面図である。
図１０に続く半導体装置の製造工程中の断面図である。
図１１に続く半導体装置の製造工程中の断面図である。
図１２に続く半導体装置の製造工程中の断面図である。
図１３に続く半導体装置の製造工程中の断面図である。
図１４に続く半導体装置の製造工程中の断面図である。
アモルファス層が２次元的に結晶化する態様を示す斜視図である。
アモルファス層が２次元的に結晶化する態様を示す断面図である。
２次元核成長が優位となる、アモルファス層の膜厚の範囲を説明する断面図である。
結晶の半径と結晶の駆動エネルギーとの関係を示すグラフである。
表面エネルギーσ
２
を低減する手法を探るために行った実験の結果を示す表である。
実施の形態１における不純物粒子の配置を示す模式図である。
実施の形態１である半導体装置の書込み特性を示すグラフである。
実施の形態１である半導体装置の消去特性を示すグラフである。
実施の形態１における強誘電体膜に対するＸ線回折の結果を示すグラフである。
実施の形態１における強誘電体膜における直方体の強度を示すグラフである。
実施の形態２である半導体装置の製造工程を示すフローである。
実施の形態２である半導体装置の製造工程中の断面図である。
実施の形態３である半導体装置の製造工程を示すフローである。
アモルファス層が３次元的に結晶化する態様を示す断面図である。
比較例である半導体装置の主要部分を示す断面図である。
比較例である半導体装置の書込み特性を示すグラフである。
比較例である半導体装置の消去特性を示すグラフである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許