TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025098334
公報種別公開特許公報(A)
公開日2025-07-02
出願番号2023214391
出願日2023-12-20
発明の名称回路シミュレーション装置及びMOS系トランジスタの出力特性モデル式生成方法
出願人三菱電機株式会社
代理人弁理士法人ぱるも特許事務所
主分類H10D 48/00 20250101AFI20250625BHJP()
要約【課題】主端子電圧、制御端子電、温度を独立変数とするMOS系トランジスタの出力特性モデル式を備えた回路シミュレーション装置を得ることを目的とする。
【解決手段】回路シミュレーション装置は、MOS系トランジスタ15を含んだ回路34の動作を模擬する。MOS系トランジスタ15の第一主端子、第二主端子、制御端子をそれぞれx、y、zとする。主端子電圧Vyx、制御端子電圧Vzx、温度Tを入力として主端子電流Iyを出力する出力特性モデル式10は、第一主係数C0、第二主係数C1、第三主係数C2を有する所定式fの形式として表される。第一主係数C0、第二主係数C1はそれぞれ制御端子電圧Vzx、温度Tを変数としており、第三主係数C2は制御端子電圧Vzxを変数としている。αを変数とし、εを調整定数とする所定式fは、C0/(1+(C1/(ε+α)^C2))の形式を有している。
【選択図】図1
特許請求の範囲【請求項1】
MOS系トランジスタを含んでいる回路の動作を処理部の演算により模擬する回路シミュレーション装置であって、
前記MOS系トランジスタの第一主端子、第二主端子、制御端子をそれぞれx、y、zとし、前記第一主端子を基準とした前記第二主端子の電圧である主端子電圧をVyxとし、前記第一主端子を基準とした前記制御端子の電圧である制御端子電圧をVzxとし、前記第二主端子から前記第一主端子に流れる電流である主端子電流をIyとし、前記MOS系トランジスタの温度をTとし、
前記主端子電圧、前記制御端子電圧、前記温度を入力として前記主端子電流を出力する前記MOS系トランジスタの出力特性モデル式を備えており、
前記MOS系トランジスタの前記出力特性モデル式は、式A1と表され、
TIFF
2025098334000019.tif
26
165
前記式A1のC0(Vzx,T)、C1(Vzx,T)は、それぞれ前記制御端子電圧、前記温度を変数とする第一主係数、第二主係数であり、
前記式A1のC2(Vzx)は前記制御端子電圧を変数とする第三主係数であり、
前記式A1のεは調整定数である、
回路シミュレーション装置。
続きを表示(約 1,700 文字)【請求項2】
前記第一主係数は式A2と表され、
TIFF
2025098334000020.tif
24
165
前記第二主係数は式A3と表され、
TIFF
2025098334000021.tif
24
165
前記第三主係数は式A4と表され、
TIFF
2025098334000022.tif
23
165
前記式A2のC00(T)、C01(T)、C02(T)、C03(T)は、それぞれ前記温度を変数とする前記第一主係数の副係数であり、
前記式A3のC10(T)、C11(T)、C12(T)、C13(T)は、それぞれ前記温度を変数とする前記第二主係数の副係数であり、
前記式A4のC20、C21、C22、C23は、それぞれ前記第三主係数の副係数である、
請求項1記載の回路シミュレーション装置。
【請求項3】
前記第一主係数の4つの前記副係数、前記第二主係数の4つの前記副係数は、前記温度のみを変数とする関数である、
請求項2記載の回路シミュレーション装置。
【請求項4】
MOS系トランジスタの出力特性モデル式を生成するMOS系トランジスタの出力特性モデル式生成方法であって、
前記MOS系トランジスタの第一主端子、第二主端子、制御端子をそれぞれx、y、zとし、前記第一主端子を基準とした前記第二主端子の電圧である主端子電圧をVyxとし、前記第一主端子を基準とした前記制御端子の電圧である制御端子電圧をVzxとし、前記第二主端子から前記第一主端子に流れる電流である主端子電流をIyとし、前記MOS系トランジスタの温度をTとし、
前記主端子電圧を陽の独立変数とし、第一主係数C0、第二主係数C1、第三主係数C2、調整定数εを有する前記主端子電流の第一モデル式は、式A5と表され、
TIFF
2025098334000023.tif
25
165
前記第一主係数C0、前記第二主係数C1、前記第三主係数C2における末尾の0、1、2を整数iと置き換え、前記制御端子電圧を陽の独立変数とする主係数Ciの第二モデル式は、式A6と表され、
TIFF
2025098334000024.tif
22
165
前記式A6のCi0、Ci1、Ci2、Ci3は、それぞれ前記温度を変数とする副係数であり、δは他の調整定数であり、
前記第一モデル式と、前記制御端子電圧及び前記温度をパラータとしており、前記主端子電圧に対する前記主端子電流の特性である出力特性を測定した測定データと、に基づいて、前記第一モデル式の前記第一主係数C0、前記第二主係数C1、前記第三主係数C2を、前記温度をパラータとしかつ前記制御端子電圧を変数として抽出した主係数抽出データを生成する第一プロセスと、
前記第一主係数C0、前記第二主係数C1、前記第三主係数C2毎に、
前記主係数抽出データと前記第二モデル式とに基づいて、前記温度を変数として抽出した4つの前記副係数の副係数抽出データを生成する第二プロセスと、
前記第一主係数C0、前記第二主係数C1、前記第三主係数C2毎に、
4つの前記副係数の副係数抽出データと前記温度の多項式で表された前記副係数の関数とに基づいて、前記関数の係数を抽出して関数係数抽出データを生成する第三プロセスと、
前記第三プロセスの後に、
前記制御端子電圧、前記温度を変数とする前記第一主係数C0の確定したモデル式、前記制御端子電圧、前記温度を変数とする前記第二主係数C1の確定したモデル式、前記制御端子電圧を変数とする前記第三主係数C2の確定したモデル式、に基づいて、
MOS系トランジスタの出力特性モデル式を、式A7として生成する第四プロセスと、
TIFF
2025098334000025.tif
26
165
を含む、
MOS系トランジスタの出力特性モデル式生成方法。

発明の詳細な説明【技術分野】
【0001】
本開示は、回路シミュレーション装置及びMOS(Metal-Oxide-Semiconductor)系トランジスタの出力特性モデル式生成方法に関するものである。
続きを表示(約 2,200 文字)【背景技術】
【0002】
パワーエレクトロニクスでは、電力変換回路の設計において回路シミュレーション装置(回路シミュレータ)が多用されている。回路シミュレーション装置に使用されているMOS系トランジスタの1つであるMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)モデルとしてSPICE(Simulation Program with Integrated Circuit Emphasis)モデルが広く利用されており、MOSFETが出力する電流の出力特性は数式により表現されている。MOSFETが出力する電流の出力特性は、出力電流特性とも呼ばれ、具体的にはゲート端子電圧Vgs依存性を含むドレイン端子電流Id―ドレイン端子電圧Vds特性(Id―Vds特性或いはId―Vds出力特性)である。
【0003】
SPICEモデルの数式中に使用されるパラメータとして、モデルの対象となるMOSFETデバイスのゲート酸化膜の厚さ、基板の不純物濃度といった構造パラメータ、チャンネル内の電子移動度等の物理パラメータが使用されている。この様なモデルは物理モデルと呼ばれているが、多くのパラメータを含むため複雑になる傾向がある(例えば、特許文献1の図17参照)。
【0004】
また別のSPICEモデルの1つとして、構造パラメータ、物理パラメータを含まない数式が提案されている(例えば、非特許文献1の表1参照)。このような構造パラメータ、物理パラメータを含まない数式モデルはビヘービアモデルと呼ばれている。非特許文献1の表1に示されたId―Vds特性のモデル式は、ドレイン端子電圧Vdsとゲート端子電圧Vgsとを独立変数として幾つかのフィッティングパラメータを使用して記述されている。通常ビヘービアモデルではこれらのフィッティングパラメータには物理的な意味はないが、比較的少数のパラメータで記述され得るメリットがある。しかし、非特許文献1のビヘービアモデルにおけるId―Vds特性に関しては、ドレイン端子電流Idがドレイン端子電圧Vds、ゲート端子電圧Vgsのみを独立変数とする関数として記述されており、温度は独立変数として含まれてはいない。
【先行技術文献】
【特許文献】
【0005】
特開2000-322456号公報
【非特許文献】
【0006】
Fu-Jen Hsu, et al., ”High Accuracy Large-signal SPICE Model for Silicon Carbide MOSFET”, Proceedings of the 30th International Symposium on Power Semiconductor Devices & ICs, 2018
【発明の概要】
【発明が解決しようとする課題】
【0007】
特許文献1に示された出力電流特性であるId―Vds特性のモデル式に使用されるパラメータは、一般的には実デバイスを評価した特性、及びデバイスメーカから提供されるデータシートから抽出される。例えば、特許文献1では複数のサイズの異なるMOSFETの評価特性から中間データを生成し、中間データとデバイス構造データとを組み合わせてパラメータを抽出している。但し。デバイス構造データについては一般の回路シミュレーション装置のユーザは知り難い情報である。
【0008】
回路シミュレーション装置を使用する多くのユーザはMOSFET等のデバイス構造を知る事ができず、物理モデル式に使用されるパラメータを適切に設定することが困難である。一方、ビヘービアモデル式を使用する場合は、デバイス構造に関する情報は必要ではなく、かつ少ないパラメータのため実測からの合わせ込みは比較的容易である。しかし、非特許文献1のId―Vds特性に関する数式モデルでは、温度が独立変数として含まれていないため、抽出した温度以外でのシミュレーションが困難となる。パワーエレクトロニクスにおける電力変換回路では様々な温度状況でのシミュレーションが必要であり、限られた温度設定のみでは十分にシミュレーションを実施できない。
【0009】
MOS系トランジスタには、MOSFETの他にIGBT(Insulated Gate Bipolar Transistor)も含まれる。ここでは、MOS系トランジスタの第一主端子、第二主端子、制御端子をそれぞれx、y、zとし、第一主端子を基準とした第二主端子の電圧である主端子電圧をVyxとし、第一主端子を基準とした制御端子の電圧である制御端子電圧をVzxとし、第二主端子から第一主端子に流れる電流である主端子電流をIyとする。
【0010】
本開示は、主端子電圧Vyx、制御端子電圧Vzxと共に温度Tを独立変数とするMOS系トランジスタが出力する電流の出力特性のモデル式である出力特性モデル式を備えた回路シミュレーション装置を得ることを目的とする。
【課題を解決するための手段】
(【0011】以降は省略されています)

この特許をJ-PlatPat(特許庁公式サイト)で参照する

関連特許