特許ウォッチ

公開番号2025094087
公報種別公開特許公報(A)
公開日2025-06-24
出願番号2025043491,2021554420
出願日2025-03-18,2020-10-16
発明の名称記憶装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 99/00 20230101AFI20250617BHJP()
要約【課題】NAND型フラッシュメモリとコントローラ、およびコントローラとキャッシュメモリを短い配線で接続し、信号伝達遅延が小さく、消費電力が小さい記憶装置を提供する。
【解決手段】例えば、単結晶シリコン基板を用いてSiトランジスタを形成し、前記Siトランジスタを用いてNAND型フラッシュメモリを構成する。OSトランジスタは薄膜法などの手法を用いて形成できるため、OSトランジスタを用いてキャッシュメモリを構成すると、前記キャッシュメモリはNAND型フラッシュメモリの上方に積層して設けることができる。NAND型フラッシュメモリとキャッシュメモリを同一のチップに作製することで、NAND型フラッシュメモリとコントローラ、およびコントローラとキャッシュメモリを短い配線で接続することができる。
【選択図】図1
特許請求の範囲【請求項１】
第一の層と、第二の層と、第三の層と、を有し、
前記第一の層には、回路が設けられ、
前記第二の層には、第一メモリセル部が設けられ、
前記第三の層には、第二メモリセル部が設けられ、
前記回路は、前記第一メモリセル部および前記第二メモリセル部を、駆動または制御する機能を有し、
前記第一メモリセル部は、電源が供給されない状態で、記憶したデータを、前記第二メモリセル部よりも長時間保持する機能を有し、
前記第二メモリセル部は、前記第一メモリセル部よりも速い速度で、データの書き込みおよびデータの読み出しを行う機能を有し、
前記第二の層の少なくとも一部は、前記第一の層の上方に積層して設けられ、
前記第三の層の少なくとも一部は、前記第二の層の上方に積層して設けられ、
前記回路は、チャネル形成領域にシリコンを有する第一のトランジスタを有し、
前記第一メモリセル部は、第二のトランジスタを有し、
前記第二のトランジスタは、
開口を有する第一の導電体と、
前記開口の内側側面に接して設けられた第一の絶縁体と、
前記第一の絶縁体の内側に接して設けられた第二の絶縁体と、
前記第二の絶縁体の内側に接して設けられた第三の絶縁体と、
前記第三の絶縁体の内側に接して設けられた半導体と、有し、
前記第一の導電体は、ゲート電極として機能する領域を有し、
前記半導体は、チャネル形成領域にシリコンを有し、
前記第二メモリセル部は、チャネル形成領域に金属酸化物を有する第三のトランジスタを有する記憶装置。
続きを表示（約 780 文字）【請求項２】
第一の層と、第二の層と、第三の層と、を有し、
前記第一の層には、回路が設けられ、
前記第二の層には、メモリセル部が設けられ、
前記第三の層には、ＲＦブロック回路が設けられ、
前記回路は、前記メモリセル部および前記ＲＦブロック回路を、駆動または制御する機能を有し、
前記メモリセル部は、電源が供給されない状態で、記憶したデータを保持する機能を有し、
前記第二の層の少なくとも一部は、前記第一の層の上方に積層して設けられ、
前記第三の層の少なくとも一部は、前記第二の層の上方に積層して設けられ、
前記回路は、チャネル形成領域にシリコンを有する第一のトランジスタを有し、
前記メモリセル部は、第二のトランジスタを有し、
前記第二のトランジスタは、
開口を有する第一の導電体と、
前記開口の内側側面に接して設けられた第一の絶縁体と、
前記第一の絶縁体の内側に接して設けられた第二の絶縁体と、
前記第二の絶縁体の内側に接して設けられた第三の絶縁体と、
前記第三の絶縁体の内側に接して設けられた半導体と、有し、
前記第一の導電体は、ゲート電極として機能する領域を有し、
前記半導体は、チャネル形成領域にシリコンを有し、
前記ＲＦブロック回路は、チャネル形成領域に金属酸化物を有する第三のトランジスタを有する記憶装置。
【請求項３】
請求項１または請求項２において、
前記第一のトランジスタは、単結晶シリコン基板に設けられている記憶装置。
【請求項４】
請求項１または請求項２において、
前記第一のトランジスタは、ＳＯＩ基板に形成されている記憶装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、記憶装置に関する。特に、半導体特性を利用した記憶装置（半導体記憶装置、メモリ、ともいう）に関する。
続きを表示（約 2,700 文字）【０００２】
なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【背景技術】
【０００３】
パーソナルコンピュータ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ：ＰＣ）やサーバー（Ｓｅｒｖｅｒ）、データセンター（ＤａｔａＣｅｎｔｅｒ）などの情報処理装置に使用される不揮発性の記憶装置として、主にハードディスクドライブ（ＨａｒｄＤｉｓｃＤｒｉｖｅ：ＨＤＤ）が長年使用されてきたが、近年、軽量で物理的な動作部分がなくデータの読み込み、書き込みが高速であるソリッドステートドライブ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ：ＳＳＤ）の普及が進んでいる。
【０００４】
ＳＳＤの多くはＮＡＮＤ型フラッシュメモリとコントローラを用いて構成され、フラッシュメモリはデータを電気的に記憶する、不揮発性の記憶装置である。また、ＳＳＤは、キャッシュメモリ（バッファメモリ、ともいう）を有する場合があり、データの特に書き込み動作をさらに高速なものとしている。ＳＳＤのキャッシュメモリには、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）やＳＲＡＭ（ＳｔａｔｉｃＲＡＭ）などが用いられ、ＤＲＡＭおよびＳＲＡＭは揮発性の記憶装置である。なお、ＤＲＡＭやＳＲＡＭ、またフラッシュメモリなど、半導体特性を利用した記憶装置を、本明細書等では半導体記憶装置（メモリ、ともいう）と呼ぶ。
【０００５】
一方、トランジスタのチャネル形成領域に酸化物半導体または金属酸化物を有するトランジスタ（酸化物半導体トランジスタ、ＯＳ（ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ、ともいう）が知られている。ＯＳトランジスタは、トランジスタがオフ状態にあるときのドレイン電流（オフ電流、ともいう）が非常に小さい（例えば、非特許文献１、２、参照）特性を有し、注目を集めている。また、ＤＲＡＭは、メモリセルが１個のトランジスタと１個の容量素子で構成され、容量素子に電荷を蓄積することでデータを記憶する記憶装置である。そのため、ＤＲＡＭのメモリセルにＯＳトランジスタを用いることで、記憶したデータを長時間保持することができる。
【０００６】
また、酸化物半導体において、単結晶でも非晶質でもないＣＡＡＣ（ｃ－ａｘｉｓａｌｉｇｎｅｄｃｒｙｓｔａｌｌｉｎｅ）構造、およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出されている（非特許文献１および非特許文献３、参照）。非特許文献１および非特許文献３では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術が開示されている。
【先行技術文献】
【非特許文献】
【０００７】
［非特許文献１］Ｓ．Ｙａｍａｚａｋｉｅｔａｌ．，“ＰｒｏｐｅｒｔｉｅｓｏｆｃｒｙｓｔａｌｌｉｎｅＩｎ－Ｇａ－Ｚｎ－ｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒａｎｄｉｔｓｔｒａｎｓｉｓｔｏｒｃｈａｒａｃｔｅｒｉｓｔｉｃｓ，” Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５３，０４ＥＤ１８（２０１４）．
［非特許文献２］Ｋ．Ｋａｔｏｅｔａｌ．，“ＥｖａｌｕａｔｉｏｎｏｆＯｆｆ－ＳｔａｔｅＣｕｒｒｅｎｔＣｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆＴｒａｎｓｉｓｔｏｒＵｓｉｎｇＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＭａｔｅｒｉａｌ，Ｉｎｄｉｕｍ－Ｇａｌｌｉｕｍ－ＺｉｎｃＯｘｉｄｅ，”Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５１，０２１２０１（２０１２）．
［非特許文献３］Ｓ．Ｙａｍａｚａｋｉｅｔａｌ．， “ＳＩＤＳｙｍｐｏｓｉｕｍＤｉｇｅｓｔｏｆＴｅｃｈｎｉｃａｌＰａｐｅｒｓ”，２０１２，ｖｏｌｕｍｅ４３，ｉｓｓｕｅ１，ｐ．１８３－１８６
［非特許文献４］Ｓ．Ｍａｅｄａｅｔａｌ．， “Ａ２０ｎｓ－Ｗｒｉｔｅ４５ｎｓ－Ｒｅａｄａｎｄ１０
１４
－ＣｙｃｌｅＥｎｄｕｒａｎｃｅＭｅｍｏｒｙＭｏｄｕｌｅＣｏｍｐｏｓｅｄｏｆ６０ｎｍＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＴｒａｎｓｉｓｔｏｒｓ”，ＩＳＳＣＣ２０１８，ＳＥＳＳＩＯＮ３０，ＥＭＥＲＧＩＮＧＭＥＭＯＲＩＥＳ，３０．４，ｐ．４８４－４８６
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＳＳＤは、例えば、ＮＡＮＤ型フラッシュメモリと、コントローラと、キャッシュメモリのそれぞれが電子部品としてプリント基板にはんだ付けされ、作製される。すなわち、ＮＡＮＤ型フラッシュメモリと、コントローラと、キャッシュメモリは別のチップであり、それらがプリント基板に設けられた配線によって電気的に接続される。
【０００９】
しかし、プリント基板に設けられた配線は、個々のチップ内の配線に比べて長く、プリント基板に設けられた配線による信号伝達は、遅延が大きい、寄生容量などによる消費電力が大きい等の問題があった。特に、大量のデータが高速に行きかう、ＮＡＮＤ型フラッシュメモリとコントローラ、およびコントローラとキャッシュメモリとの間において大きな影響があった。また、ＮＡＮＤ型フラッシュメモリは、書き込みと消去に高い電圧が必要であり、絶縁体の厚さ等が異なるため、ＮＡＮＤ型フラッシュメモリとキャッシュメモリを同一のチップに作製することは困難であった。
【００１０】
本発明の一形態は、ＮＡＮＤ型フラッシュメモリとコントローラ、およびコントローラとキャッシュメモリを、短い配線で接続した記憶装置を提供することを課題の一つとする。または、本発明の一形態は、ＮＡＮＤ型フラッシュメモリとキャッシュメモリを、同一のチップに作製した記憶装置を提供することを課題の一つとする。または、本発明の一形態は、ＮＡＮＤ型フラッシュメモリとコントローラ、およびコントローラとキャッシュメモリを短い配線で接続し、消費電力が小さいＳＳＤを提供することを課題の一つとする。
（【００１１】以降は省略されています）

関連特許