特許ウォッチ

公開番号2025091468
公報種別公開特許公報(A)
公開日2025-06-19
出願番号2023206637
出願日2023-12-07
発明の名称半導体装置及び半導体装置の製造方法
出願人三菱電機株式会社
代理人個人,個人
主分類H10D 30/66 20250101AFI20250612BHJP()
要約【課題】半導体装置の信頼性を高めることが可能な技術を提供することを目的とする。
【解決手段】半導体装置は、半導体基板の上面に沿って設けられた絶縁膜と、絶縁膜上に選択的に設けられた第1表面電極と、絶縁膜及び第1表面電極を覆うパッシベーション膜とを備える。パッシベーション膜のうちの第1表面電極を覆うカバー部は、第1構造及び第2構造の少なくともいずれか1つによって、断面視にて半導体基板に近づくにつれて幅が広くなるテーパ形状を有する。
【選択図】図2
特許請求の範囲【請求項１】
端部を有する半導体基板と、
前記半導体基板の上面に沿って設けられた絶縁膜と、
前記絶縁膜上に選択的に設けられた第１表面電極と、
前記絶縁膜及び前記第１表面電極を覆うパッシベーション膜と
を備え、
前記パッシベーション膜のうちの前記第１表面電極を覆うカバー部は、第１構造及び第２構造の少なくともいずれか１つによって、断面視にて前記半導体基板に近づくにつれて幅が広くなるテーパ形状を有し、
前記第１構造では、前記第１表面電極が、第１金属部と、前記第１金属部よりも耐腐食性が高い金属からなり、平面視にて前記第１金属部のうちの前記半導体基板の前記端部と同じ側の側面に接して設けられ、断面視にて前記半導体基板に近づくにつれて幅が広くなるテーパ形状を有する第２金属部とを含み、
前記第２構造では、断面視にて前記カバー部の側面と前記半導体基板の前記上面とがなす前記カバー部側の第１角度が、断面視にて前記第１表面電極の側面と前記半導体基板の前記上面とがなす前記第１表面電極側の第２角度よりも小さい、半導体装置。
続きを表示（約 1,200 文字）【請求項２】
請求項１に記載の半導体装置であって、
前記半導体基板の前記端部に関して前記第１表面電極よりも遠く、前記絶縁膜上に設けられた第２表面電極をさらに備え、
前記半導体基板は、
それぞれが前記第１表面電極及び前記第２表面電極のいずれかと前記絶縁膜のコンタクトホールを介して電気的に接続された複数の環状のガードリング領域を含み、
前記第１表面電極の前記絶縁膜の上面に対する高さは、前記第２表面電極の前記絶縁膜の前記上面に対する高さよりも低い、半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置であって、
前記第１表面電極の少なくとも下部を収容するトレンチが前記半導体基板に設けられている、半導体装置。
【請求項４】
請求項１または請求項２に記載の半導体装置であって、
断面視にて、前記半導体基板と前記絶縁膜との間、かつ、前記第１表面電極の両側に設けられたパターン部をさらに備え、
断面視において前記パターン部の形状が前記絶縁膜の形状に反映されることによって、前記第１表面電極の少なくとも下部を収容する凹部が前記絶縁膜に設けられている、半導体装置。
【請求項５】
絶縁膜を介して導電部材が設けられた上面を有する半導体基板を準備する準備工程と、
前記導電部材上にレジストを塗布し、第１領域の前記レジストを露光せずに第２領域の前記レジストの上部と第３領域の前記レジストとを露光する露光工程と、
露光された前記第２領域の前記レジストの前記上部と、露光された前記第３領域の前記レジストとを除去する現像工程と、
前記第２領域の前記レジストの下部及び前記第１領域の前記レジストを用いて、前記導電部材を選択的にエッチングすることによって、第１表面電極と、前記半導体基板の端部に関して前記第１表面電極よりも遠い第２表面電極とを形成し、前記第１表面電極の前記絶縁膜の上面に対する高さが、前記第２表面電極の前記絶縁膜の前記上面に対する高さよりも低いエッチング工程と、
前記絶縁膜及び前記第１表面電極を覆うパッシベーション膜を形成し、前記パッシベーション膜のうちの前記第１表面電極を覆うカバー部は、断面視にて前記半導体基板に近づくにつれて幅が広くなるテーパ形状を有する成膜工程と
を備える、半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法であって、
前記露光工程において、前記第２領域の前記レジストの前記上部を露光することと、前記第３領域の前記レジストを露光することとを個別に行う、半導体装置の製造方法。
【請求項７】
請求項５に記載の半導体装置の製造方法であって、
前記露光工程において、半透過マスクを用いて前記第２領域の前記レジストの前記上部を露光することと、透過マスクを用いて前記第３領域の前記レジストを露光することとを同時に行う、半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置及び半導体装置の製造方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
半導体装置について様々な技術が提案されている。例えば特許文献１には、ガードリングに接続された表面電極を、層間膜などのパッシベーション膜で覆う技術が提案されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１０－０６２４２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術では、表面電極の側面は半導体基板の上面に対して垂直に立ち上がっており、これに伴い、パッシベーション膜のうちの表面電極を覆う部分の側面も半導体基板の上面に対して垂直に立ち上がっている。このような構成では、熱応力などの応力の集中によって、パッシベーション膜の垂直に立ち上がる部分にクラックが発生しやすいので、高温高湿バイアス（ＴＨＢ）信頼性試験中にクラックからチップ端部に水分が侵入して表面電極が腐食する場合がある。この結果、半導体装置の信頼性が低下する場合があるという問題があった。
【０００５】
そこで、本開示は、上記のような問題点に鑑みてなされたものであり、半導体装置の信頼性を高めることが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、端部を有する半導体基板と、前記半導体基板の上面に沿って設けられた絶縁膜と、前記絶縁膜上に選択的に設けられた第１表面電極と、前記絶縁膜及び前記第１表面電極を覆うパッシベーション膜とを備え、前記パッシベーション膜のうちの前記第１表面電極を覆うカバー部は、第１構造及び第２構造の少なくともいずれか１つによって、断面視にて前記半導体基板に近づくにつれて幅が広くなるテーパ形状を有し、前記第１構造では、前記第１表面電極が、第１金属部と、前記第１金属部よりも耐腐食性が高い金属からなり、平面視にて前記第１金属部のうちの前記半導体基板の前記端部と同じ側の側面に接して設けられ、断面視にて前記半導体基板に近づくにつれて幅が広くなるテーパ形状を有する第２金属部とを含み、前記第２構造では、断面視にて前記カバー部の側面と前記半導体基板の前記上面とがなす前記カバー部側の第１角度が、断面視にて前記第１表面電極の側面と前記半導体基板の前記上面とがなす前記第１表面電極側の第２角度よりも小さい。
【発明の効果】
【０００７】
本開示によれば、パッシベーション膜のうちの第１表面電極を覆うカバー部は、第１構造及び第２構造の少なくともいずれか１つによって、断面視にて半導体基板に近づくにつれて幅が広くなるテーパ形状を有する。このような構成によれば、半導体装置の信頼性を高めることができる。
【図面の簡単な説明】
【０００８】
実施の形態１に係る半導体装置の構成を示す平面図である。
実施の形態１に係る半導体装置の終端領域の構成を示す断面図である。
実施の形態１に係る半導体装置の製造工程を示す断面図である。
実施の形態１に係る半導体装置の製造工程を示す断面図である。
実施の形態２に係る半導体装置の終端領域の構成を示す断面図である。
実施の形態２に係る半導体装置の製造工程を示す断面図である。
実施の形態２に係る半導体装置の製造工程を示す断面図である。
実施の形態３に係る半導体装置の終端領域の構成を示す断面図である。
実施の形態３に係る半導体装置の製造工程を示す断面図である。
実施の形態３に係る半導体装置の製造工程を示す断面図である。
実施の形態４に係る半導体装置の製造工程を示す断面図である。
実施の形態４に係る半導体装置の製造工程を示す断面図である。
実施の形態４に係る半導体装置の製造工程を示す断面図である。
実施の形態４に係る半導体装置の製造工程を示す断面図である。
実施の形態５に係る半導体装置の製造工程を示す断面図である。
実施の形態６に係る半導体装置の終端領域の構成を示す断面図である。
実施の形態７に係る半導体装置の終端領域の構成を示す断面図である。
実施の形態７に係る半導体装置の製造工程を示す断面図である。
実施の形態７に係る半導体装置の製造工程を示す断面図である。
実施の形態７に係る半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「表」または「裏」などの特定の位置及び方向は、実際の実施時の位置及び方向とは必ず一致しなくてもよい。また、以下の説明におけるｎ型及びｐ型は、それぞれｐ型及びｎ型に置換されてもよい。
【００１０】
＜実施の形態１＞
図１は、本実施の形態１に係る半導体装置の構成を示す平面図である。図１に示すように、本実施の形態１に係る半導体装置では、セル領域８１と、パッド領域８２と、終端領域８３とが規定されている。
（【００１１】以降は省略されています）

関連特許