特許ウォッチ

公開番号2025082678
公報種別公開特許公報(A)
公開日2025-05-29
出願番号2023196174
出願日2023-11-17
発明の名称半導体デバイス及びその製造方法
出願人日本放送協会
代理人個人,個人,個人,個人
主分類H01L 23/12 20060101AFI20250522BHJP(基本的電気素子)
要約【課題】パッド部分の強度を確保し、入出力配線の信頼性を高めることができる、柔軟性を備えた半導体デバイスとその製造方法を提供する。
【解決手段】フレキシブル基板上に接着層を介して半導体デバイスチップが積層された半導体デバイスにおいて、前記半導体デバイスチップは、支持基板が除去されたSOI(Silicon on Insulator)チップであり、入出力パッドが設けられた領域の半導体活性層の厚さが、回路形成領域の半導体活性層の厚さよりも厚いことを特徴とする。
【選択図】図1
特許請求の範囲【請求項１】
フレキシブル基板上に接着層を介して半導体デバイスチップが積層された半導体デバイスであって、
前記半導体デバイスチップは、支持基板が除去されたＳＯＩ（Silicon on Insulator）チップであり、
入出力パッドが設けられた領域の半導体活性層の厚さが、回路形成領域の半導体活性層の厚さよりも厚い、半導体デバイス。
続きを表示（約 1,300 文字）【請求項２】
請求項１に記載の半導体デバイスにおいて、
前記半導体デバイスチップは、前記回路形成領域に対応する裏面に凹部が設けられている、半導体デバイス。
【請求項３】
請求項１に記載の半導体デバイスにおいて、
前記入出力パッドには、ボンディングワイヤーが接続されている、半導体デバイス。
【請求項４】
請求項１に記載の半導体デバイスにおいて、
前記ＳＯＩチップは、前記回路形成領域の半導体活性層の厚さが１００ｎｍ以下のＦＤＳＯＩ（Fully-depleted Silicon on Insulator）である、半導体デバイス。
【請求項５】
請求項１乃至４のいずれか一項に記載の半導体デバイスにおいて、
前記半導体デバイスチップ上に光電変換膜を備え、前記半導体デバイスはＣＭＯＳイメージセンサである、半導体デバイス。
【請求項６】
請求項５に記載の半導体デバイスにおいて、
前記フレキシブル基板は表面が凹面形状の台座であり、又は、前記フレキシブル基板は表面が凹面形状の台座を備え、
前記半導体デバイスチップのセンサエリアが前記台座の表面に固定されている、半導体デバイス。
【請求項７】
チップの周辺部の半導体活性層の厚さが、回路形成領域の半導体活性層の厚さよりも厚いＳＯＩ基板を形成する工程と、
前記ＳＯＩ基板の前記回路形成領域にデバイス回路を形成するとともに、前記周辺部の半導体活性層の上部に入出力パッドを形成する工程と、
前記ＳＯＩ基板から支持基板を除去し、半導体デバイスチップを形成する工程と、
前記半導体デバイスチップを、接着層を介してフレキシブル基板に接着する工程と、
前記半導体デバイスチップの前記入出力パッドに入出力配線を接続する工程と、
を備える、半導体デバイスの製造方法。
【請求項８】
請求項７に記載の半導体デバイスの製造方法において、
チップの周辺部の半導体活性層の厚さが、回路形成領域の半導体活性層の厚さよりも厚いＳＯＩ基板を形成する工程は、
前記半導体活性層となる半導体基板の一方の主面に凹部を形成する工程と、
前記凹部が形成された前記半導体基板の前記主面に絶縁膜を形成する工程と、
前記半導体基板の前記凹部が形成された一方の主面に前記絶縁膜を介して支持基板を貼り合わせる工程と、
前記半導体基板の他方の主面を前記半導体活性層が所定の厚さになるまで除去する工程と、
を備える、半導体デバイスの製造方法。
【請求項９】
請求項７に記載の半導体デバイスの製造方法において、
前記入出力パッドに入出力配線を接続する工程は、ワイヤーボンディングによって行う、半導体デバイスの製造方法。
【請求項１０】
請求項７乃至９のいずれか一項に記載の半導体デバイスの製造方法において、
さらに、前記半導体デバイスチップの前記デバイス回路上に、光電変換膜を形成する工程を備える、半導体デバイスの製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体デバイス及びその製造方法に関し、特に、フレキシブル基板を用いた半導体デバイスとその製造方法に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
近年、フレキシブルディスプレイやウェアラブルな電子機器等、半導体デバイスの用途が様々に広がっており、柔軟性を備えた半導体デバイスの開発が進められている。
【０００３】
本発明者らは、高精細・高フレームレートなどＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ本来の高い性能を有し、かつ自由に曲げることのできる新しいイメージセンサの実現を目指しており、ＦＤＳＯＩ（Fully-depleted Silicon on Insulator）基板上に形成したＣＭＯＳ回路と光電変換膜を、プラスチック製の柔軟な基板に転写して作製する、フレキシブルＣＭＯＳイメージセンサの研究を進めている（非特許文献１）。柔軟性を備えたイメージセンサは、レンズの収差をセンサ面で改善することができ、また、ウェアラブルな電子機器への適用が可能である等、多くの利点・用途が期待されている。
【０００４】
図８Ａ～図８Ｆに、本発明者らがこれまでに開発した半導体デバイスとその製造工程を示す。
【０００５】
図８Ａは、ＣＭＯＳ回路の形成工程である。ＦＤＳＯＩ基板は、支持基板１１上に絶縁膜１２を介してＳｉ（シリコン）層１３が設けられている。このＳｉ層１３にｐ型及びｎ型のＭＯＳトランジスタ１４を形成し、ＣＭＯＳ回路を形成する。さらに、配線層１５、絶縁膜１６、画素電極１７及び入出力パッド１８等、必要な電極・配線を形成する。
【０００６】
次いで、図８Ｂに示すように、ＣＭＯＳ回路の表面に、仮接着基板２０を貼り付ける。仮接着基板２０は、紫外線照射で粘着力が低下する機能を持つ基板であることが望ましい。その後、ＦＤＳＯＩ基板の支持基板１１を、研削及び／又はエッチングにより除去し、薄膜化されたＣＭＯＳデバイスチップ１０を作製する。
【０００７】
次に、フレキシブル基板３０を準備し、その表面に接着層４０として両面粘着性の導電性粘着フィルム４０を設ける。この接着層４０は、金属膜であってもよい。図８Ｃに示すように、仮接着基板２０とともにＣＭＯＳデバイスチップ１０の裏面（絶縁膜１２）を、接着層４０を介してフレキシブル基板３０に接着する。
【０００８】
図８Ｄにおいて、仮接着基板２０に紫外線を照射して粘着力を低下させ、仮接着基板２０を剥離する。
【０００９】
次に、ＣＭＯＳデバイスチップ１０の表面に、図８Ｅに示すように、画素電極１７に接続する光電変換膜５０を作製する。光電変換膜５０は、結晶セレン（ｃ－Ｓｅ）等からなる。
【００１０】
最後に、図８Ｆに示すように、ＣＭＯＳデバイスチップ１０にＦＰＣ（Flexible Printed Circuits）等の入出力配線６０を圧着し、チップ１０の入出力パッド１８と接続する。
（【００１１】以降は省略されています）

関連特許