TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025062956
公報種別公開特許公報(A)
公開日2025-04-15
出願番号2023172368
出願日2023-10-03
発明の名称エピタキシャル基板上への塗布膜形成方法及び接合型ウェーハの製造方法
出願人信越半導体株式会社
代理人個人,個人,個人
主分類H01L 21/312 20060101AFI20250408BHJP(基本的電気素子)
要約【課題】
表面に凸状欠陥または凹状欠陥が存在する化合物半導体に紫外線及び可視光透過性基板を接合するための塗布膜を形成する際に、塗布膜を均一な膜厚にでき、かつ塗布膜の硬化不良を抑制できるエピタキシャル基板上への塗布膜形成方法を提供することを目的とする。
【解決手段】
出発基板3上に複数の化合物半導体層2を成長または堆積させたエピタキシャル基板1であって、化合物半導体層2の表面または表面近傍に形成された一辺が100μm以上の凸状欠陥31または一辺が200μm以下の凹状欠陥33を有するエピタキシャル基板1の表面上に、雰囲気ガスで満たされた環境下で樹脂を塗布して塗布膜15を形成する際に、塗布雰囲気の酸素濃度を100ppm以下とすることを特徴とするエピタキシャル基板1上への塗布膜形成方法。
【選択図】図2
特許請求の範囲【請求項1】
出発基板上に複数の化合物半導体層を成長または堆積させたエピタキシャル基板であって、前記化合物半導体層の表面または表面近傍に形成された一辺が100μm以上の凸状欠陥または一辺が200μm以下の凹状欠陥を有するエピタキシャル基板の表面上に、雰囲気ガスで満たされた環境下で樹脂を塗布して塗布膜を形成する際に、
塗布雰囲気の酸素濃度を100ppm以下とすることを特徴とするエピタキシャル基板上への塗布膜形成方法。
続きを表示(約 1,100 文字)【請求項2】
前記塗布膜の厚さを1μm以下とすることを特徴とする請求項1に記載のエピタキシャル基板上への塗布膜形成方法。
【請求項3】
前記塗布膜を形成する際に前記エピタキシャル基板が収納される密閉容器内をパージガスで置換することにより前記塗布雰囲気の酸素濃度を100ppm以下とすることを特徴とする請求項1に記載のエピタキシャル基板上への塗布膜形成方法。
【請求項4】
前記パージガスとして、ヘリウム、水素、窒素、ネオン、アルゴンのいずれか一種類以上から選択したガスを用いることを特徴とする請求項3に記載のエピタキシャル基板上への塗布膜形成方法。
【請求項5】
前記塗布雰囲気を、10kPa以上の圧力雰囲気とすることを特徴とする請求項1に記載のエピタキシャル基板上への塗布膜形成方法。
【請求項6】
前記塗布膜を、熱硬化性樹脂とすることを特徴とする請求項1に記載のエピタキシャル基板上への塗布膜形成方法。
【請求項7】
前記熱硬化性樹脂として、ベンゾシクロブテン、エポキシ樹脂、ワックス、シリコーン、アモルファスフッ素樹脂、スピンオンガラス、ポリイミドのいずれか一種類以上から選択される樹脂を用いることを特徴とする請求項6に記載のエピタキシャル基板上への塗布膜形成方法。
【請求項8】
前記凹状欠陥はエピタキシャル成長で生じるピットであり、前記凸状欠陥はエピタキシャル成長中に前記化合物半導体層に落下したパーティクルによって生じた欠陥であることを特徴とする請求項1~7のいずれか一項に記載のエピタキシャル基板上への塗布膜形成方法。
【請求項9】
出発基板上に複数の化合物半導体層を成長または堆積させたエピタキシャル基板であって、前記化合物半導体層の表面または表面近傍に形成された一辺が100μm以上の凸状欠陥または一辺が200μm以下の凹状欠陥を有するエピタキシャル基板の表面上に、雰囲気ガスで満たされた環境下で樹脂を塗布して塗布膜を形成する塗布膜形成工程と、前記塗布膜を介して前記化合物半導体層と紫外線及び可視光透過性基板を接合あるいは接着して接合型ウェーハを作製する接合・接着工程とを含む接合型ウェーハの製造方法において、
前記塗布膜形成工程の塗布雰囲気を酸素濃度100ppm以下とすることを特徴とする接合型ウェーハの製造方法。
【請求項10】
前記接合・接着工程において、ベンゾシクロブテン、エポキシ樹脂、ワックス、シリコーン、アモルファスフッ素樹脂、スピンオンガラス、ポリイミドのいずれか一つ以上を用いて接合または接着することを特徴とする請求項9に記載の接合型ウェーハの製造方法。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本発明は、エピタキシャル基板上への塗布膜形成方法及び接合型ウェーハの製造方法に関する。
続きを表示(約 1,500 文字)【背景技術】
【0002】
レーザーリフトオフ(LLO)技術によりエピタキシャル層と支持基板を分離するμ-LED移載技術が開示されている。高輝度赤色LEDの出発基板は可視光吸収性のGaAsであり、紫外線及び可視光透過性の基板へエピタキシャル層を移載することでLLOが可能になる。
【0003】
紫外線及び可視光透過性基板へエピタキシャル層を移載する際、直接接合も可能であるが、LLOに対する熱犠牲層を設けておく方がエピタキシャル層への熱影響を最低限にすることができ、好適である。熱犠牲層と接合層を兼ねることでLED素子に影響を与えることなく、LLOを実現することができる。この接合層兼犠牲層として紫外線吸収性のベンゾシクロブテン(BCB)を選択する技術が開示されている(特許文献1)。
【0004】
BCBを接合層兼犠牲層として発光ダイオードを形成したEPW(エピタキシャルウェーハ)と異種材料基板とをBCBを介して接合する場合、BCBはスピンコート法にて塗布する。スピンコートによる塗布はフラットなウェーハに対する処理が大前提である。
【0005】
その一方で、発光ダイオード用のEPWは出発基板と異なる材料でエピタキシャル成長されるため、成長時の温度域あるいは常温域において、出発基板との格子定数が一致しないのが常である。さらに、エピタキシャル層においても異なる複数の材料からなり、格子不整合系で成長する構造を選択する場合もあり、そのような構造を選択した場合、格子不整合故にエピタキシャル層の表面は鏡面ではなく、いわゆる梨地と呼ばれるラフ表面になる。
【0006】
AlGaInP系LEDの場合、エピタキシャル最終層にはGaPが選択される場合が多い。GaPを最終層とした場合、下地のAlGaInP系材料と格子不整合系での成長になるゆえ、エピタキシャル最終層の表面にはピット(凹部)を有する。
【0007】
また、エピタキシャル最終層の表面にはピットとは別に、エピタキシャル成長中に炉内析出物が落下したことによりエピタキシャル最終層の表面には凸部となるパーティクル(以下、インクルージョン部と呼称)が存在する。このようなピットやインクルージョン部は、塗布膜の膜厚の均一化を阻害し、かつ、接合不良を発生させ、その結果、接合歩留まりが低下する。
【0008】
凹部たるピット、あるいは凸部たるインクルージョン部の凹凸を解消するため、可視光に透明で紫外線に対して吸収率が少ないSiO

やSiN

などを堆積し、凹凸を解消することを考慮することも可能ではある。
【0009】
しかし、SiO

やSiN

などの堆積膜は設計構造上、必然的に犠牲層の一部となり、最終的には除去されるべきものである。堆積膜が厚くなればなるほど、犠牲層剥離後の除去処理の手間が増えることになる。
【0010】
具体的には除去処理プロセス時間が延びることにより処理コストの増大と歩留まりの低下を招く。そのため、堆積膜は薄いか全くない方が好ましい。以上の理由により、堆積膜の成膜を設計・選択した場合でも1μmを超えない膜厚である必要がある。この程度の堆積膜厚では凹凸の程度の緩和は可能であっても、凹凸が解消されるには程遠く、堆積膜で凹凸を解消するという手法を選択することはできない。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許