特許ウォッチ

公開番号2025054188
公報種別公開特許公報(A)
公開日2025-04-07
出願番号2024125912
出願日2024-08-01
発明の名称プリント回路基板
出願人サムソンエレクトロ-メカニックスカンパニーリミテッド.
代理人個人,個人
主分類H05K 3/28 20060101AFI20250328BHJP(他に分類されない電気技術)
要約【課題】電子部品及び半導体チップなどを実装するためのプリント回路基板において、微細ピッチを有する金属ポストを実現することができるプリント回路基板などを提供する。
【解決手段】本発明は、1層以上の絶縁層110、1層以上の絶縁層上又は内にそれぞれ配置される1層以上の配線層120、1層以上の絶縁層のうち最下側の絶縁層上に配置された第1パッド141、及び1層以上の絶縁層のうち最上側の絶縁層上に配置された第2パッド142を含む配線部、配線部の下側に配置されて第1パッドの少なくとも一部を覆い、第1パッド上において第1開口を有する第1半田レジスト層171、配線部の上側に配置されて第2パッドの少なくとも一部を覆う第2半田レジスト層、第1パッドの少なくとも一部上に配置される第1表面処理層、及び第1半田レジスト層上に配置されるバリア層を含み、バリア層の厚さは第1パッドの厚さより薄い、プリント回路基板に関する。
【選択図】図3a
特許請求の範囲【請求項１】
１層以上の絶縁層、前記１層以上の絶縁層上又は前記１層以上の絶縁層内にそれぞれ配置される１層以上の配線層、前記１層以上の絶縁層のうち最下側の絶縁層上に配置された第１パッド、及び前記１層以上の絶縁層のうち最上側の絶縁層上に配置された第２パッドを含む配線部と、
前記配線部の下側に配置されて前記第１パッドの少なくとも一部を覆い、前記第１パッド上において第１開口を有する第１半田レジスト層と、
前記配線部の上側に配置されて前記第２パッドの少なくとも一部を覆う第２半田レジスト層と、
前記第１パッドの少なくとも一部上に配置される第１表面処理層と、
前記第１半田レジスト層上に配置されるバリア層と、を含み、
前記バリア層の厚さは前記第１パッドの厚さより薄い、プリント回路基板。
続きを表示（約 650 文字）【請求項２】
前記バリア層は、前記第１半田レジスト層の下面上に配置される、請求項１に記載のプリント回路基板。
【請求項３】
前記バリア層は、前記第１開口の内壁及び前記第１表面処理層の少なくとも一部に沿って配置される、請求項２に記載のプリント回路基板。
【請求項４】
前記第１半田レジスト層は、前記第１パッドの上面の少なくとも一部を覆う、請求項１に記載のプリント回路基板。
【請求項５】
前記第２半田レジスト層は、前記第２パッド上で形成された第２開口を含む、請求項１に記載のプリント回路基板。
【請求項６】
前記第２開口内に配置され、前記第２パッドの少なくとも一部上に配置される金属ポストをさらに含む、請求項５に記載のプリント回路基板。
【請求項７】
前記金属ポスト上に配置される第２表面処理層をさらに含む、請求項６に記載のプリント回路基板。
【請求項８】
前記金属ポスト上に配置される第１半導体チップと、
前記金属ポストと前記第１半導体チップとを互いに連結する連結部材と、をさらに含む、請求項６に記載のプリント回路基板。
【請求項９】
前記バリア層の厚さは、前記第１表面処理層の厚さより薄い、請求項１に記載のプリント回路基板。
【請求項１０】
前記バリア層の厚さは１００ｎｍより小さい、請求項９に記載のプリント回路基板。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、プリント回路基板に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
最近、人工知能（ＡｒｔｉｆｉｃｉａｌＩｎｔｅｌｌｉｇｅｎｃｅ、ＡＩ）技術などの発達により、幾何級数的に増加したデータを処理するためのＨＢＭ（ＨｉｇｈＢａｎｄｗｉｄｔｈＭｅｍｏｒｙ）などのメモリチップ及びＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、ＧＰＵ（ＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）などのプロセッサチップなどを含むマルチチップパッケージが使用されている。特に、サーバ製品のＣＰＵ、ＧＰＵのコア数が急激に増加し、より微細なチップ金属ポストピッチに対する対応が必要である。特に、チップと基板との連結のために基板のパッドをより微細に形成すること、及びチップと基板との間の連結の信頼性を向上させながらも歩留まりを向上させるための研究が続けられている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の様々な目的の一つは、電子部品及び半導体チップなどを実装するためのプリント回路基板において、微細ピッチを有する金属ポストを実現することができるプリント回路基板を提供することである。
【０００４】
本発明の様々な目的の他の一つは、上面の金属ポストを形成する際に下面のパッド及び表面処理層からガルバニック腐食による不良を発生させないことができるプリント回路基板を提供することである。
【０００５】
本発明の様々な目的の他の一つは、信頼性を向上させることができるプリント回路基板を提供することである。
【課題を解決するための手段】
【０００６】
本発明を通じて提案するいくつかの解決手段のうち一つは、１層以上の絶縁層、１層以上の絶縁層上又は１層以上の絶縁層内にそれぞれ配置される１層以上の配線層、１層以上の絶縁層のうち最下側の絶縁層上に配置された第１パッド、及び１層以上の絶縁層のうち最上側の絶縁層上に配置された第２パッドを含む配線部、配線部の下側に配置されて第１パッドの少なくとも一部を覆い、第１パッド上において第１開口を有する第１半田レジスト層、配線部の上側に配置されて第２パッドの少なくとも一部を覆う第２半田レジスト層、第１パッドの少なくとも一部上に配置される第１表面処理層、及び第１半田レジスト層上に配置されるバリア層を含み、バリア層の厚さは、上記第１パッドの厚さより薄いプリント回路基板を提供することである。
【０００７】
本発明を通じて提案するいくつかの解決手段のうち他の一つは、１層以上の絶縁層、１層以上の絶縁層上又は１層以上の絶縁層内にそれぞれ配置される１層以上の配線層、１層以上の絶縁層のうち最下側の絶縁層上に配置された第１パッド、及び１層以上の絶縁層のうち最上側の絶縁層上に配置された第２パッドを含む配線部、配線部の下側に配置されて第１パッドの少なくとも一部を覆い、第１パッド上において第１開口を有する第１半田レジスト層、配線部の上側に配置されて第２パッドの少なくとも一部を覆う第２半田レジスト層、第１パッドの少なくとも一部上に配置される第１表面処理層、及び第１半田レジスト層上に配置されるバリア層を含み、上記バリア層は無機酸化物膜を含むプリント回路基板を提供することである。
【発明の効果】
【０００８】
本発明の様々な効果のうち一効果として、電子部品及び半導体チップなどを実装するためのプリント回路基板において、微細ピッチを有する金属ポストを実現することができるプリント回路基板を提供することができる。
【０００９】
本発明の様々な効果のうち他の一効果として、上面の金属ポストを形成する際に下面のパッド及び表面処理層からガルバニック腐食による不良を発生させないことができるプリント回路基板を提供することができる。
【００１０】
本発明の様々な効果のうち他の一効果として、信頼性を向上させることができるプリント回路基板を提供することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許