特許ウォッチ

公開番号2025048725
公報種別公開特許公報(A)
公開日2025-04-03
出願番号2024095354
出願日2024-06-12
発明の名称多値磁気メモリ素子、磁気メモリ装置、多値磁気メモリ素子の制御方法、および制御プログラム
出願人学校法人関西大学
代理人弁理士法人 HARAKENZO WORLD PATENT & TRADEMARK
主分類H10B 61/00 20230101AFI20250326BHJP()
要約【課題】多ビットメモリを簡易な回路構成により実現できる多値磁気メモリ素子を提供する。
【解決手段】多値磁気メモリ素子(11)においては、平均電流値が第1閾値以上かつ第2閾値未満の第1電流が流れると、磁性細線(22)の他端(27)の側の磁区が有する磁化方向と同じ磁化方向を有する磁区が前記磁性細線に書き込まれ、平均電流値が第2閾値以上の第2電流が流れると、前記磁性細線の前記他端の側の磁区が有する磁化方向と異なる磁化方向を有する磁区が前記磁性細線に書き込まれる。
【選択図】図1
特許請求の範囲【請求項１】
複数のビットに対応する複数の磁区を書き込み可能な磁性細線であって、当該複数の磁区のそれぞれは、当該磁性細線の延伸方向と略平行な方向の磁化を有する、磁性細線と、
前記磁性細線の延伸方向と略平行な方向の磁化を有する固定層と、
前記磁性細線の一端と前記固定層との間に配置された非磁性の第１中間層と、
前記磁性細線の他端と電気的に接続され、前記磁性細線の磁化と略垂直な磁化を有する面内磁化層と、を備え、
平均電流値が第１閾値以上かつ第２閾値未満の第１電流が前記磁性細線から前記面内磁化層に流れると、前記磁性細線の前記他端の側の磁区が有する磁化方向と同じ磁化方向を有する磁区が前記磁性細線に書き込まれ、
平均電流値が第２閾値以上の第２電流が前記磁性細線から前記面内磁化層に流れると、前記磁性細線の前記他端の側の磁区が有する磁化方向と異なる磁化方向を有する磁区が前記磁性細線に書き込まれる、多値磁気メモリ素子。
続きを表示（約 1,400 文字）【請求項２】
複数のビットに対応する複数の磁区を書き込み可能な磁性細線と、
固定層と、
前記磁性細線の一端と前記固定層との間に配置された第１中間層と、
前記磁性細線の他端と電気的に接続される面内磁化層と、を備え、
前記磁性細線は、延伸方向に磁化容易軸を有し、
前記固定層は、膜厚方向に磁化容易軸を有し、
前記面内磁化層は、面内方向に磁化容易軸を有し、
前記磁性細線の前記他端が前記延伸方向に磁化され、前記面内磁化層が前記面内方向に磁化された状態で、
平均電流値が第１閾値以上かつ第２閾値未満の第１電流が前記磁性細線から前記面内磁化層に流れると、前記磁性細線の前記他端の側の磁区が有する磁化方向と同じ磁化方向を有する磁区が前記磁性細線に書き込まれ、
平均電流値が第２閾値以上の第２電流が前記磁性細線から前記面内磁化層に流れると、前記磁性細線の前記他端の側の磁区が有する磁化方向と異なる磁化方向を有する磁区が前記磁性細線に書き込まれる、多値磁気メモリ素子。
【請求項３】
前記磁性細線の前記他端と前記面内磁化層との間に配置された非磁性の第２中間層をさらに備える、請求項１または２に記載の多値磁気メモリ素子。
【請求項４】
前記第１電流および前記第２電流の少なくとも一方は、定電流である、請求項１または２に記載の多値磁気メモリ素子。
【請求項５】
前記第１電流および前記第２電流の少なくとも一方は、パルス電流である、請求項１または２に記載の多値磁気メモリ素子。
【請求項６】
請求項１または２に記載の多値磁気メモリ素子と、
書き込み時において、前記磁性細線から前記面内磁化層に前記第１電流または前記第２電流を流すことによって、前記磁性細線に磁区を書き込む、コントローラと、を備える、磁気メモリ装置。
【請求項７】
前記第１電流および前記第２電流が前記コントローラから前記多値磁気メモリ素子に流れる経路である第１配線と、
前記第１電流および前記第２電流が前記多値磁気メモリ素子から前記コントローラに流れる経路である第２配線と、を備え、
前記コントローラは、読み出し時において、前記第１配線および前記第２配線を介して前記第１中間層に第３電流を流すことによって、前記磁性細線の前記一端の側の磁区が有する磁化方向に対応するビットを読み出す、請求項６に記載の磁気メモリ装置。
【請求項８】
前記コントローラは、書込みデータの書き込みより前において、前記第１電流または前記第２電流を所定時間流すことにより、前記磁性細線の磁区の数より１だけ少ないビット数以上のビットを書き込む、請求項６に記載の磁気メモリ装置。
【請求項９】
前記磁性細線は、書込みデータのビット数より１つ多い数の磁区を有し、
前記コントローラは、前記書込みデータの最後のビットを示す参照ビットを前記磁性細線の前記一端の側の磁区に書き込む、請求項６に記載の磁気メモリ装置。
【請求項１０】
前記磁性細線は、書込みデータのビット数より１つ多い数の磁区を有し、
前記コントローラは、所定のビットであるダミービットを前記磁性細線の前記他端の側の磁区に書き込む、請求項６に記載の磁気メモリ装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、ナノスケールの磁気構造体を含む多値磁気メモリ素子、磁気メモリ装置、多値磁気メモリ素子の制御方法、および制御プログラムに関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
従来、消費電力を低減させる観点、または、振動が多い悪環境下で不具合無く動作させる観点から、記憶したデータを保持するための電力を必要としない不揮発性メモリの開発が進められている。磁気を利用した不揮発性メモリとしては、単ビットメモリであるＭＲＡＭ（Magnetoresistive Random Access Memory）または多値メモリであるレーストラックメモリもしくは垂直柱型メモリなどの磁気メモリが挙げられる。
【０００３】
磁気メモリは、データの保存領域として磁化方向が可変な層または領域を備える。上記保存領域へスピンを流し込むことで磁化の向きが変わる性質を利用してデータが書き込まれる。また、磁気メモリは、上記保存領域に加え、非磁性層および所定の磁化方向を維持する固定層（ピン層）を備える。上記保存領域、上記非磁性層、上記固定層とで、磁気抵抗効果（Magnetic Resistance effect、ＭＲ）素子を形成する。上記保存領域の磁化の向きに応じて上記ＭＲ素子の電気抵抗が変化する性質を利用して、データの読み書きを行う。上記レーストラックメモリでは、長いデータ保存領域と上記ＭＲ素子とが直交して配置される。上記レーストラックメモリでは、動作（データの移動、書き込み、読み出し）のために４端子以上の配線を備える。上記垂直柱型メモリでは、長いデータ保存領域の一端に上記ＭＲ素子が備わっている。上記垂直柱型メモリでは、データの書き込みのために、長いデータ保存領域の多端に設置された非磁性金属配線が設置される。上記垂直柱型メモリでは、動作（データの移動、書き込み、読み出し）のために３端子の配線を備える。
【０００４】
非特許文献１には、４端子の配線を備えるレーストラックメモリが開示されている。非特許文献２、特許文献１には、３端子の配線を備える垂直柱型メモリが開示されている。特許文献２には、３端子の配線を備えるメモリが開示されている。
【０００５】
特許文献２、３には、自由層（上記保存領域）、固定層、および自由層と固定層との間に形成される絶縁層（上記非磁性層）を備えるＭＲ素子が開示されている。
【先行技術文献】
【特許文献】
【０００６】
特開２０２２－５９４４１号公報
国際公開第２００９／０５７５０４号
特表２０１８－５３００９７号公報
【非特許文献】
【０００７】
S. S. P. Parkin, M. Hayashi, L. Thomas, “Magnetic Domain-Wall Racetrack Memory” Science, Vol 320, Issue 5873, pp. 190-194 (2008)
Y. M. Hung, T. Li, R. Hisatomi, Y. Shiota, T. Moriyama, T. Ono, “Low Current Driven Vertical Domain Wall Motion Memory with an Artificial Ferromagnet” Journal of the Magnetics Society of Japan, Volume 45, Issue 1, Pages 6-11 (2021)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
典型的には、上述のような多値磁気メモリ素子においては、保存領域に２種類のスピンを注入するために、３端子を介してコントローラと接続される。複数の多値磁気メモリ素子の３端子とコントローラとを接続する必要があるため、メモリ装置の回路設計が煩雑になるといった問題がある。また、非特許文献１、２、特許文献１、２、３に記載の構成では、保存領域に２種類のスピンを注入するために、電流を流す方向を変える必要がある。このような場合においても、メモリ装置の回路設計が煩雑になるといった問題がある。さらに、特許文献２、３に記載の構成では、単ビットメモリに限定される。
【０００９】
本発明の一態様は、多ビットメモリを簡易な回路構成により実現できる多値磁気メモリ素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明の態様１に係る多値磁気メモリ素子は、複数のビットに対応する複数の磁区を書き込み可能な磁性細線であって、当該複数の磁区のそれぞれは、当該磁性細線の延伸方向と略平行な方向の磁化を有する、磁性細線と、前記磁性細線の延伸方向と略平行な方向の磁化を有する固定層と、前記磁性細線の一端と前記固定層との間に配置された非磁性の第１中間層と、前記磁性細線の他端と電気的に接続され、前記磁性細線の磁化と略垂直な磁化を有する面内磁化層と、を備え、平均電流値が第１閾値以上かつ第２閾値未満の第１電流が前記磁性細線から前記面内磁化層に流れると、前記磁性細線の前記他端の側の磁区が有する磁化方向と同じ磁化方向を有する磁区が前記磁性細線に書き込まれ、平均電流値が第２閾値以上の第２電流が前記磁性細線から前記面内磁化層に流れると、前記磁性細線の前記他端の側の磁区が有する磁化方向と異なる磁化方向を有する磁区が前記磁性細線に書き込まれる。
（【００１１】以降は省略されています）

関連特許