TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025047728
公報種別
公開特許公報(A)
公開日
2025-04-03
出願番号
2023156402
出願日
2023-09-21
発明の名称
半導体装置及びその製造方法
出願人
日産自動車株式会社
,
ルノー エス.ア.エス.
,
RENAULT S.A.S.
代理人
個人
,
個人
,
個人
主分類
H10D
30/65 20250101AFI20250326BHJP()
要約
【課題】溝の内部に配置された制御電極の端部への電界集中を緩和する。
【解決手段】半導体装置100は、第1導電型のドリフト領域7、ドレイン領域10及びソース領域9と、第2導電型のウェル領域3と、基板1の主面1aから形成された溝13の内部に絶縁膜14を介して配置された制御電極15と、溝13の底部13bの下に配置された第2導電型の電界緩和領域12とを備える。ソース領域9、ウェル領域3及びドリフト領域7は、溝13の側面13aと接している。電界緩和領域12の一部は、溝13の側面13aよりもドリフト領域7の側へ延長されている。電界緩和領域12は、第2導電型不純物濃度がウェル領域3の第2導電型不純物濃度よりも高い第1領域12Aと、ドリフト領域7の側に延長された電界緩和領域12の端部12Baに位置し、第1領域12Aより第2導電型不純物濃度が低い第2領域12Bとを有する。
【選択図】図1
特許請求の範囲
【請求項1】
基板と、
前記基板の主面に接して前記基板の中に形成された第1導電型のドリフト領域と、
前記ドリフト領域に接して前記基板の中に形成された第1導電型のドレイン領域と、
前記ドリフト領域に接して前記基板の中に形成された第2導電型のウェル領域と、
前記ウェル領域に接して前記基板の中に形成された第1導電型のソース領域と、
前記主面から前記基板の中に形成された溝の内部に絶縁膜を介して配置された制御電極と、
前記溝の底部の下に配置された第2導電型の電界緩和領域と、
を備える半導体装置であって、
前記ソース領域、前記ウェル領域及び前記ドリフト領域は、前記溝の側面と接し、
前記電界緩和領域の一部は、前記溝の側面よりも前記ドリフト領域の側へ延長され、
前記電界緩和領域は、
第2導電型不純物濃度が前記ウェル領域の第2導電型不純物濃度よりも高い第1領域と、
前記ドリフト領域の側に延長された前記電界緩和領域の端部に位置し、前記第1領域より第2導電型不純物濃度が低い第2領域と、を有する
半導体装置。
続きを表示(約 660 文字)
【請求項2】
前記第2領域の第2導電型不純物濃度が、前記ウェル領域の第2導電型不純物濃度の70%以上130%以下である、請求項1記載の半導体装置。
【請求項3】
前記第2領域に接し、前記第2領域から前記ウェル領域へ向けて延長された、前記ドリフト領域よりも第1導電型不純物濃度が高い第3領域を更に備える、請求項1記載の半導体装置。
【請求項4】
前記第3領域が前記ウェル領域に接している、請求項3記載の半導体装置。
【請求項5】
前記電界緩和領域は前記ウェル領域のドリフト領域側端部まで延長されている、請求項1に記載の半導体装置。
【請求項6】
前記ウェル領域及び前記ドリフト領域はワイドバンドギャップ半導体から形成されている、請求項1記載の半導体装置。
【請求項7】
前記基板は半絶縁性基板又は絶縁性基板である、請求項1記載の半導体装置。
【請求項8】
前記基板と前記ウェル領域と前記ドリフト領域は同一の材料から形成されている、請求項1記載の半導体装置。
【請求項9】
前記基板が炭化珪素から形成されている、請求項1記載の半導体装置。
【請求項10】
請求項1~9の何れか一項に記載の半導体装置を製造する方法であって、
前記ドリフト領域、前記ドレイン領域、前記ウェル領域、前記ソース領域及び前記電界緩和領域をイオン注入によって形成する
半導体装置の製造方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。
続きを表示(約 2,100 文字)
【背景技術】
【0002】
特許文献1は、半導体基板に溝を形成し、形成した溝の内部に制御電極を設けたトレンチゲート型MOSFETを開示している。主電流が流れるドリフト領域には、N型ドリフト領域及びP型ドリフト領域が配置されている。N型及びP型のドリフト領域の厚さは、MOSFETの主電極間に定格電圧より低い電圧を印加した時、N型ドリフト領域とP型ドリフト領域が実質的に完全な空乏層となるように選定することで、耐圧を高めている。
【先行技術文献】
【特許文献】
【0003】
特開2006-303543号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかし、N型ドリフト領域とP型ドリフト領域が実質的に完全な空乏層となるため、ドレイン電圧による電界がトレンチゲートの端部へ集中して耐圧が低下してしまう。
【0005】
本発明は、上記課題に鑑みて成されたものであり、その目的は、溝の内部に配置された制御電極の端部への電界集中を緩和できる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【0006】
本発明の一態様に係る半導体装置は、第1導電型のドリフト領域、ドレイン領域及びソース領域と、第2導電型のウェル領域と、基板の主面から形成された溝の内部に絶縁膜を介して配置された制御電極と、溝の底部の下に配置された第2導電型の電界緩和領域とを備える。ソース領域、ウェル領域及びドリフト領域は、溝の側面と接している。電界緩和領域の一部は、溝の側面よりもドリフト領域の側へ延長されている。電界緩和領域は、第2導電型不純物濃度がウェル領域の第2導電型不純物濃度よりも高い第1領域と、ドリフト領域の側に延長された電界緩和領域の端部に位置し、第1領域より第2導電型不純物濃度が低い第2領域とを有する。
【発明の効果】
【0007】
本発明の一態様によれば、溝の内部に配置された制御電極の端部への電界集中を緩和できる。
【図面の簡単な説明】
【0008】
図1は、第1実施形態に係る半導体装置100の構造を示す断面斜視図である。
図2は、図1の半導体装置100のXY断面の構造を示す断面図である。
図3Aは、図1の半導体装置100の製造工程を示す断面斜視図である(その1)。
図3Bは、図1の半導体装置100の製造工程を示す断面斜視図である(その2)。
図3Cは、図1の半導体装置100の製造工程を示す断面斜視図である(その3)。
図3Dは、図1の半導体装置100の製造工程を示す断面斜視図である(その4)。
図3Eは、図1の半導体装置100の製造工程を示す断面斜視図である(その5)。
図3Fは、図1の半導体装置100の製造工程を示す断面斜視図である(その6)。
図3Gは、図1の半導体装置100の製造工程を示す断面斜視図である(その7)。
図4Hは、図1の半導体装置100の製造工程を示す断面斜視図である(その8)。
図4は、第2実施形態に係る半導体装置101の構造を示す断面斜視図である。
図5は、図4の半導体装置101の製造工程を示す断面斜視図である。
図6は、参考例に係る半導体装置200のXY断面の構造を示す断面図である。
図7Aは、参考例に係る半導体装置200における電界分布の計算結果を示す図である。
図7Bは、第1実施形態に係る半導体装置100における電界分布の計算結果を示す図である。
図7Cは、第2実施形態に係る半導体装置101における電界分布の計算結果を示す図である。
図8Aは、図7Bの半導体装置100における線分L1の位置を示す断面図である。
図8Bは、半導体装置100、101、200の線分L1上における電界強度を示すグラフである。
図8Cは、図8Bの符号C~Dの電界強度の極大値を含む一部分GAを拡大したグラフである。
図9は、第3実施形態に係る半導体装置102の構造を示す断面斜視図である。
【発明を実施するための形態】
【0009】
図面を参照して、実施形態を説明する。図面の記載において同一部分及び同等な部分には同一符号を付して説明を省略する。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係又は比率が異なる部分が含まれている。
【0010】
また、以下に示す実施形態は、技術的思想を具体化するための装置又は方法を例示するものであって、構成部品の形状、構造、配置などを下記のものに特定するものでない。この実施形態は、特許請求の範囲において種々の変更を加えることができる。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
他の特許を見る