特許ウォッチ

公開番号2025035478
公報種別公開特許公報(A)
公開日2025-03-13
出願番号2023142537
出願日2023-09-01
発明の名称半導体装置およびその製造方法
出願人ソニーセミコンダクタソリューションズ株式会社
代理人個人
主分類H01L 21/768 20060101AFI20250306BHJP(基本的電気素子)
要約【課題】チップを覆う膜を好適に形成可能な半導体装置およびその製造方法を提供する。
【解決手段】本開示の半導体装置は、平面視で第1面積を有する第1チップと、前記第1チップ上に設けられ、平面視で前記第1面積より小さい第2面積を有する第2チップと、前記第1チップ上に設けられた第1膜と、前記第1チップ、前記第2チップ、および前記第1膜上に設けられた第2膜とを備え、前記第1膜は、前記第2チップの側面に設けられた第1部分を含み、前記第1部分の所定の縦断面は、第1長さを有する上辺と、前記第1長さより長い第2長さを有する下辺とを有する。
【選択図】図1
特許請求の範囲【請求項１】
平面視で第１面積を有する第１チップと、
前記第１チップ上に設けられ、平面視で前記第１面積より小さい第２面積を有する第２チップと、
前記第１チップ上に設けられた第１膜と、
前記第１チップ、前記第２チップ、および前記第１膜上に設けられた第２膜とを備え、
前記第1膜は、前記第２チップの側面に設けられた第１部分を含み、
前記第１部分の所定の縦断面は、第１長さを有する上辺と、前記第１長さより長い第２長さを有する下辺とを有する、半導体装置。
続きを表示（約 640 文字）【請求項２】
前記所定の縦断面はさらに、縦方向に対する角度が３０～６０度である斜辺を有する、請求項１に記載の半導体装置。
【請求項３】
前記角度をθとし、前記第１長さをＡとし、前記第２長さをＢとし、前記所定の縦断面の高さをＣとする場合、Ｃ≦（Ｂ－Ａ）／ｔａｎθが成立する、請求項２に記載の半導体装置。
【請求項４】
前記所定の縦断面の形状は、前記上辺を上底とし、前記下辺を下底とする台形である、請求項１に記載の半導体装置。
【請求項５】
前記第1膜はさらに、前記第２チップと離間して設けられた第２部分を含む、請求項１に記載の半導体装置。
【請求項６】
前記第1部分は、前記第２部分と接しており、前記第２チップと前記第２部分との間に設けられている、請求項５に記載の半導体装置。
【請求項７】
前記第1部分は、前記第２部分と分離されている、請求項５に記載の半導体装置。
【請求項８】
前記第１部分の上面は、前記第２チップの上面より低い位置に設けられている、請求項１に記載の半導体装置。
【請求項９】
前記第１部分の上面は、前記第２チップの上面より高い位置に設けられている、請求項１に記載の半導体装置。
【請求項１０】
前記第１部分は、前記第２チップの上面上に設けられた部分を含む、請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示の実施形態は、半導体装置およびその製造方法に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
光検出装置などの半導体装置を製造する場合、例えば、ＷｏＷ（Wafer on Wafer）プロセスや、ＣｏＷ（Chip on Wafer）プロセスが採用される。
【０００３】
ＷｏＷプロセスを採用する場合には、上部ウェハと下部ウェハとを貼り合わせ、これらのウェハをダイシングにより複数のチップ（半導体装置）に分割する。ＷｏＷプロセスにより製造される各半導体装置は、上部ウェハに由来する上部チップと、下部ウェハに由来する下部チップとを含む。
【０００４】
一方、ＣｏＷプロセスを採用する場合には、上部ウェハをダイシングにより複数の上部チップに分割し、これらの上部チップと下部ウェハとを貼り合わせ、下部ウェハをダイシングにより複数の下部チップに分割する。ＣｏＷプロセスにより製造される各半導体装置は、貼り合わせ前に分割された上部チップと、貼り合わせ後に分割された下部チップとを含む。
【先行技術文献】
【特許文献】
【０００５】
特開２０２３－０６０５６３号公報
特開２０２２－０７７１８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般に、ＣｏＷプロセスを採用する場合には、上部チップと下部ウェハとを貼り合わせた後に、下部ウェハ上に上部チップを覆う膜を形成してから、下部ウェハを下部チップに分割する。これにより、上部チップ間に生じた隙間を、この膜により埋めることが可能となる。しかしながら、この膜内にシームが発生すると、半導体装置の機械的強度がシームにより低下するおそれがある。
【０００７】
そこで、本開示は、チップを覆う膜を好適に形成可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００８】
本開示の第１の側面の半導体装置は、平面視で第１面積を有する第１チップと、前記第１チップ上に設けられ、平面視で前記第１面積より小さい第２面積を有する第２チップと、前記第１チップ上に設けられた第１膜と、前記第１チップ、前記第２チップ、および前記第１膜上に設けられた第２膜とを備え、前記第1膜は、前記第２チップの側面に設けられた第１部分を含み、前記第１部分の所定の縦断面は、第１長さを有する上辺と、前記第１長さより長い第２長さを有する下辺とを有する。これにより、例えば、第２膜内にシームが発生することを第1部分により抑制することで、第２膜を好適に形成することが可能となる。
【０００９】
また、この第１の側面において、前記所定の縦断面はさらに、縦方向に対する角度が３０～６０度である斜辺を有していてもよい。これにより、例えば、第１部分のサイズが大きくなり過ぎることを回避しつつ、シームの発生を第1部分により抑制することが可能となる。
【００１０】
また、この第１の側面において、前記角度をθとし、前記第１長さをＡとし、前記第２長さをＢとし、前記所定の縦断面の高さをＣとする場合、Ｃ≦（Ｂ－Ａ）／ｔａｎθが成立してもよい。これにより、例えば、第１部分のサイズが大きくなり過ぎることを回避しつつ、シームの発生を第1部分により抑制することが可能となる。
（【００１１】以降は省略されています）

関連特許