特許ウォッチ

公開番号2025027425
公報種別公開特許公報(A)
公開日2025-02-27
出願番号2024062430
出願日2024-04-08
発明の名称半導体パッケージ及びその製造方法
出願人華泰電子股分有限公司
代理人個人
主分類H01L 23/29 20060101AFI20250219BHJP(基本的電気素子)
要約【課題】半導体パッケージ及びその製造方法を提供する。
【解決手段】
本発明の半導体パッケージは、相対する上面と底面を有する第1ダイと、前記第1ダイの前記上面に設置され、前記第1ダイと電気的に接続される複数の第1導電性ブロックと、前記第1ダイの前記上面を覆い、前記複数の第1導電性ブロックを露出させる成形層と、前記成形層に設置され、前記第1導電性ブロックに接続される再配線層と、を備える。本発明は、また、上述の半導体パッケージの製造方法を提供する。
【選択図】図1
特許請求の範囲【請求項１】
相対する上面と底面を有する第１ダイをキャリアボード上に設置する工程と、
ワイヤボンディングによって前記第１ダイの前記上面に複数の第１導電性ブロックを形成し、前記複数の第１導電性ブロックを前記第１ダイと電気的に接続する工程と、
成形層を形成し、前記第１導電性ブロック及び前記第１ダイを覆う工程と、
前記成形層を研磨し、前記第１導電性ブロックを露出させる工程と、
前記成形層上に再配線層を形成し、前記複数の第１導電性ブロックと電気的に接続する工程と、
前記キャリアボードを取り外す工程と、
を含む、半導体パッケージの製造方法。
続きを表示（約 1,100 文字）【請求項２】
前記キャリアボード上に第２ダイを設置する工程と、
ワイヤボンディングによって前記第２ダイ上に複数の第２導電性ブロックを形成し、前記複数の第２導電性ブロックを前記第２ダイと電気的に接続する工程と、
前記成形層で前記第２導電性ブロック及び前記第２ダイを覆う工程と、
前記第２導電性ブロックを前記成形層から露出させる工程と
前記再配線層を前記副臼の第２導電性ブロックと電気的に接続する工程と、
を含む請求項１に記載の半導体パッケージの製造方法。
【請求項３】
前記複数の第１導電性ブロックは、金線、銅線及び合金線のうちの１つによって前記第１ダイ上に形成される請求項１又は２に記載の半導体パッケージの製造方法。
【請求項４】
前記成形層は、底面を有し、前記第１ダイの前記底面と面一である請求項１又は２に記載の半導体パッケージの製造方法。
【請求項５】
前記再配線層が成形された後、前記再配線層上に電気的に接続される複数のはんだボールを設置する工程を更に含む請求項１又は２に記載の半導体パッケージの製造方法。
【請求項６】
前記第１ダイと前記第２ダイは、並んで配置される請求項２に記載の半導体パッケージの製造方法。
【請求項７】
相対する上面と底面を有する第１ダイと、
前記第１ダイの前記上面に設置される複数の第１パッドと、
前記複数の第１パッドにそれぞれ設置され、前記第１ダイと電気的に接続される複数の第１導電性ブロックと、
前記第１ダイの前記上面を覆い、前記複数の第１導電性ブロックを露出させる成形層と、
前記成形層に設置され、前記第１導電性ブロックに接続される再配線層と、
を備える、半導体パッケージ。
【請求項８】
相対する上面と底面を有する第２ダイと、
前記第１ダイの前記上面に設置される複数の第２パッドと、
前記複数の第２パッドにそれぞれ設置され、前記第２ダイと電気的に接続される複数の第１導電性ブロックと、
を更に備え、
前記成形層は、前記第２ダイの前記上面を覆い、前記複数の第２導電性ブロックを前記成形層から露出させ、
前記再配線層は、更に前記第２導電性ブロックに電気的に接続される請求項７に記載の半導体パッケージ。
【請求項９】
前記成形層は、底面を有し、前記第１ダイの前記底面と面一である請求項７又は８に記載の半導体パッケージ。
【請求項１０】
前記再配線層上に形成される複数のはんだボールを更に含む請求項７又は８に記載の半導体パッケージ。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体パッケージ及びその製造方法に関し、特に、再配線層を含む半導体パッケージ及びその製造方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
フリップチップ（ｆｌｉｐｃｈｉｐ）技術で製造される従来の半導体パッケージ構造の厚さは、通常、薄型化の要件を満たすことができず、コンタクト数が少ないパワー部材の製造コストが高くなる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
これに鑑み、本発明は、ボールマウントプロセスの代わりにワイヤボンディングプロセスを使用してコストを低減し、再配線層を利用してパッケージ全体の厚さを低減する半導体パッケージとその製造方法を提供する。
【課題を解決するための手段】
【０００４】
上記目的を達成するため、本発明の半導体パッケージは、相対する上面と底面を有する第１ダイと、前記第１ダイの前記上面に設置される複数の第１パッドと、前記複数の第１パッドにそれぞれ設置され、前記第１ダイと電気的に接続される複数の第１導電性ブロックと、前記第１ダイの前記上面を覆い、前記複数の第１導電性ブロックを露出させる成形層と、前記成形層に設置され、前記第１導電性ブロックに接続される再配線層と、を備える。
【０００５】
本発明の半導体パッケージの製造方法は、相対する上面と底面を有する第１ダイをキャリアボード上に設置する工程と、ワイヤボンディングによって前記第１ダイの前記上面に複数の第１導電性ブロックを形成し、前記複数の第１導電性ブロックを前記第１ダイと電気的に接続する工程と、成形層を形成し、前記第１導電性ブロック及び前記第１ダイを覆う工程と、前記成形層を研磨し、前記第１導電性ブロックを露出させる工程と、前記成形層上に再配線層を形成し、前記複数の第１導電性ブロックと電気的に接続する工程と、前記キャリアボードを取り外す工程と、を含む。
【発明の効果】
【０００６】
本発明の半導体パッケージに基づき、ボールマウントプロセスの代わりにワイヤボンディングプロセスを使用してコストを低減し、再配線プロセスを用いてパッケージ全体の厚みを０．１５ｍｍ以下まで薄くする。
【図面の簡単な説明】
【０００７】
本発明の半導体パッケージの説明図である。
図１に示す半導体パッケージの製造方法を表す図である。
図１に示す半導体パッケージの製造方法を表す図である。
図１に示す半導体パッケージの製造方法を表す図である。
図１に示す半導体パッケージの製造方法を表す図である。
図１に示す半導体パッケージの製造方法を表す図である。
図１に示す半導体パッケージの製造方法を表す図である。
図１に示す半導体パッケージの製造方法を表す図である。
図１に示す半導体パッケージの製造方法を表す図である。
図１に示す半導体パッケージの製造方法を表す図である。
【発明を実施するための形態】
【０００８】
本発明の上記及びその他の目的、特徴及び利点をより明確にするために、以下では本発明の実施形態を挙げ、図面を合わせて、詳細に説明する。
【０００９】
本開示の態様は、以下の詳細な説明を添付の図面と併せて読むことにより最も良く理解される。業界の標準的な慣行に従って、様々な部材が一定の縮尺で描かれていないことに注意すべきである。実際に、説明を明確にするために、様々な部材の寸法を任意に拡大または縮小し得る。
【００１０】
以下の開示は、本開示の異なる特徴を実施するための多くの異なる実施形態又は実例を提供する。本開示を簡略化するために、部材および構成の特定の実例を以下に説明する。当然ながら、これらの部材および構成は単なる実例であり、限定することを意図したものではない。例えば、以下の説明において、第２部材の上方又は上に第１部材を形成することには、第１部材と第２部材が直接接触して形成される実施形態を含むことができ、且つ第１部材と第１部材との間に追加の部材が形成されて第１部材と第２部材が直接接触しない実施形態も含むことができる。また、本開示は、各種実例では、参照番号および／または文字を繰り返し得る。この繰り返しは、単純化と明確化のためであり、それ自体が、議論されている各種実施形態および／または構成の間の関係を示すものではない。
（【００１１】以降は省略されています）

関連特許