特許ウォッチ

公開番号2025014268
公報種別公開特許公報(A)
公開日2025-01-30
出願番号2023116698
出願日2023-07-18
発明の名称配線基板
出願人イビデン株式会社
代理人弁理士法人銀座マロニエ特許事務所
主分類H05K 3/46 20060101AFI20250123BHJP(他に分類されない電気技術)
要約【課題】配線基板への電子部品の実装性を確保し、かつマザーボードに実装された配線基板に実装された電子部品を良好に作動させる。
【解決手段】導体層を第1,第2面S1,S2上に有するコア基板CB1と、第1面S1上に第1絶縁層11と第1導体層12とが交互に積層され、第1面上の導体層C1と第1導体層12および第1導体層12同士が第1ビア導体13で接続される第1ビルドアップ部BU1と、第2面S2上に第2絶縁層21と第2導体層22とが交互に積層され、第2面上の導体層C2と第2導体層22および第2導体層22同士が第2ビア導体23で接続される第2ビルドアップ部BU2とを備える配線基板1であって、導体層C2および第2導体層22の、第2ビア導体23の底部との接続部は第2凹部D2を有し、導体層C1および第1導体層12の、第1ビア導体13の底部との接続部は平坦とされ、または第2凹部D2よりも浅い第1凹部D1を有する。
【選択図】図1
特許請求の範囲【請求項１】
スルーホール導体を介して接続された導体層を第１面上および第２面上に有するコア基板と、
第１面上に第１絶縁層と第１導体層とが交互に積層され、第１面上の導体層と第１導体層との間および第１導体層同士が第１ビア導体を介して接続される第１ビルドアップ部と、
第２面上に第２絶縁層と第２導体層とが交互に積層され、第２面上の導体層と第２導体層との間および第２導体層同士が第２ビア導体を介して接続される第２ビルドアップ部と、
を備える配線基板であって、
第２面上の導体層および第２導体層の、第２ビア導体の底部との接続部は第２凹部を有しており、
第１面上の導体層および第１導体層の、第１ビア導体の底部との接続部は平坦とされ、もしくは第２凹部よりも浅い第１凹部を有している。
続きを表示（約 560 文字）【請求項２】
請求項１に記載の配線基板において、前記第２凹部の深さは３μｍ以上で７μｍ以下である。
【請求項３】
請求項１に記載の配線基板において、前記第２凹部を有し、前記第２凹部の深さは０より大きく３μｍ未満である。
【請求項４】
請求項１に記載の配線基板において、前記第１ビア導体および前記第２ビア導体は、金属を充填してなるフィルドビアである。
【請求項５】
請求項４に記載の配線基板において、前記金属は銅である。
【請求項６】
請求項１に記載の配線基板において、前記第１ビア導体および前記第２ビア導体は電解めっきで充填されている。
【請求項７】
請求項１に記載の配線基板において、前記第２ビア導体の底部は錨形状とされている。
【請求項８】
請求項１に記載の配線基板において、前記コア基板の第１面側には電子部品が実装される。
【請求項９】
請求項１に記載の配線基板において、前記コア基板の第２面側はマザーボードに実装される。
【請求項１０】
請求項１に記載の配線基板において、前記第１ビア導体および前記第２ビア導体は、スタックビアを含む。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、複数のビルドアップ部を備える配線基板に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
特許文献１は、図３に示されるように、第１面Ｓ１００と第２面Ｓ２００とを有するコア基板ＣＢ１００と、第１面Ｓ１００上に形成された第１ビルドアップ部ＢＵ１００と、第２面Ｓ２００上に形成された第２ビルドアップ部ＢＵ２００とを備える配線基板１００を開示している。ここで、コア基板ＣＢ１００は、第１面Ｓ１００上に導体層Ｃ１００を有するとともに第２面Ｓ２００上に導体層Ｃ２００を有し、導体層Ｃ１００と導体層Ｃ２００とは、コア基板ＣＢ１００を貫通するスルーホール導体Ｃ３００を介して接続されている。
【０００３】
第１ビルドアップ部ＢＵ１００は、第１絶縁層１１０と第１導体層１２０とが交互に積層され、導体層Ｃ１００と第１導体層１２０との間および第１導体層１２０同士が第１ビア導体１３０を介して接続されて構成されている。また、第２ビルドアップ部ＢＵ２００は、第２絶縁層２１０と第２導体層２２０とが交互に積層され、導体層Ｃ２００と第２導体層２２０との間および第２導体層２２０同士が第２ビア導体２３０を介して接続されて構成されている。
【０００４】
そして、導体層Ｃ１００および第１導体層１２０の、第１ビア導体１３０の形成の際にビア底となる接続部には、平坦な場合よりも第１ビア導体１３０の底部との接続面積を増加させて接続信頼性を高めるとともに電気抵抗を引き下げるために第１凹部Ｄ１００が形成されている。また、導体層Ｃ２００および第２導体層２２０の、第２ビア導体２３０の形成の際にビア底となる接続部にも、同様の理由で第２凹部Ｄ２００が形成されている。
【先行技術文献】
【特許文献】
【０００５】
国際公開第２００６／１０１１３４号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら上記従来の配線基板１００では、導体層Ｃ１００および第１導体層１２０と、導体層Ｃ２００および第２導体層２２０との両方において接続部に凹部があるので、それらの凹部に接続する第１および第２ビア導体１３０，２３０を第１および第２導体層１２０，２２０と一緒に電解めっきで形成する際に、ビア内への導体の充填性が悪化する。このため、配線基板１００に外力や熱衝撃等が加わるとビア導体の破断が生じる可能性がある。
【課題を解決するための手段】
【０００７】
本発明の配線基板は、
スルーホール導体を介して接続された導体層を第１面上および第２面上に有するコア基板と、
第１面上に第１絶縁層と第１導体層とが交互に積層され、第１面上の導体層と第１導体層との間および第１導体層同士が第１ビア導体を介して接続される第１ビルドアップ部と、
第２面上に第２絶縁層と第２導体層とが交互に積層され、第２面上の導体層と第２導体層との間および第２導体層同士が第２ビア導体を介して接続される第２ビルドアップ部と、
を備える配線基板であって、
第２面上の導体層および第２導体層の、第２ビア導体の底部との接続部は第２凹部を有しており、
第１面上の導体層および第１導体層の、第１ビア導体の底部との接続部は平坦とされ、もしくは第２凹部よりも浅い第１凹部を有している、
【図面の簡単な説明】
【０００８】
本発明の一実施形態の配線基板を模式的に示す断面図である。
（ａ），（ｂ）は、上記実施形態の配線基板における表面側および裏面側の導体層の接続部をそれぞれ示す拡大断面図である。
従来例の配線基板を模式的に示す断面図である。
【発明を実施するための形態】
【０００９】
本発明の配線基板の一実施形態が、図面を参照して説明される。図１は、本発明の一実施形態の配線基板を模式的に示す断面図である。なお、図１に示す実施形態において、各部材の寸法、特に高さ方向の寸法については、本発明の特徴をより良く理解できるようにするために、実際の寸法とは異なる寸法で記載している。
【００１０】
図１に示す実施形態の配線基板１は、図３に示す従来例の配線基板と同様に、表面としての第１面Ｓ１と裏面としての第２面Ｓ２とを有するコア基板ＣＢ１と、第１面Ｓ１上に形成された第１ビルドアップ部ＢＵ１と、第２面Ｓ２上に形成された第２ビルドアップ部ＢＵ２とを備えている。ここで、コア基板ＣＢ１は、第１面Ｓ１上に導体層Ｃ１を有するとともに第２面Ｓ２上に導体層Ｃ２を有し、導体層Ｃ１と導体層Ｃ２とは、コア基板ＣＢ１を貫通するスルーホール導体Ｃ３を介して接続されている。
（【００１１】以降は省略されています）

関連特許